G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 12/02 (2006.01) G06F 1/04 (2006.01) G06F 12/08 (2006.01) G06F 13/20 (2006.01) G11C 7/10 (2006.01)
Patent
CA 2186139
A system memory unit (16) is provided in a computer system (10) comprising memory address and control generation circuitry (22), a number of banks of extended data out dynamic random access memory (EDODRAM) (24), and a number of registers (26a, 26b). The memory address and control generation circuitry (22) is used to generate memory addresses for the EDODRAMs (24), advantageously delivered over two address bus lines (28a, 28b), as well as control signals for the EDODRAMs (24) and the registers (26a, 26b), including advantageously "shortened" column address strobe (CAS) signals. The registers (26a, 26b) are used to stage the data being streamed out of or into the EDODRAMs (24). As a result of the advantageous manner in which the memory addresses and the CAS signals are provided, the cycle of a memory access is reduced, even if slower CMOS technology based circuit elements are used.
Un système informatique est équipé d'une unité de mémoire système comprenant un circuit de génération d'adresses de mémoire et de signaux de commande, un certain nombre de blocs de mémoire RAM dynamique à sortie de données étendue (EDODRAM), ainsi qu'un certain nombre de registres. Le circuit de génération d'adresses de mémoire et de signaux de commande est utilisé pour générer des adresses de mémoire pour les EDODRAM, qui sont avantageusement fournies sur deux lignes de bus d'adresse. Ce circuit est en outre utilisé pour générer des signaux de commande à l'intention des EDODRAM et des registres, comprenant des signaux d'impulsion de sélection de colonne (CAS) avantageusement 'raccourcis'. Les EDODRAM sont utilisés pour recevoir, stocker et extraire des données en fonction des adresses de mémoire fournies. Les registres sont utilisés pour transférer les données émises hors des EDODRAM ou introduites dans celles-ci. Grâce aux procédés avantageux mis en oeuvre pour fournir les adresses de mémoire et les signaux de CAS aux EDODRAM, le cycle de base d'un accès à la mémoire est réduit, même si des éléments de circuits faisant appel à la technologie MOS complémentaire plus lente sont utilisés pour constituer le circuit de génération d'adresses de mémoire et de signaux de commande, les EDODRAM et les registres.
Intel Corporation
Riches Mckenzie & Herbert Llp
LandOfFree
An improved cost/performance system memory unit using... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with An improved cost/performance system memory unit using..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and An improved cost/performance system memory unit using... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1343019