Receiver capable of reducing power consumption in a pll circuit

Details Receiver capable of reducing power consumption in a pll circuit Receiver capable of reducing power consumption in a pll circuit

H - Electricity

04

B

H04B 7/24 (2006.01) H03D 3/24 (2006.01) H04Q 7/18 (2006.01)

Patent

CA 2108614

In a receiver for use in demodulating a modulated wave modulated by a digital data signal arranged within a preselected channel to produce a reproduced data signal by the use of a local frequency signal of a local frequency, a VCO and a PLL circuit are intermittently put into active states with reference to an offset frequency between a channel frequency and the local frequency. The PLL circuit is put into the active state for a time interval determined by the offset frequency before reception of the preselected channel while the VCO is put into the active state during the active state of the PLL circuit and during reception of the preselected channel. A duration of the active state in the PLL circuit becomes long when the offset frequency does not fall within a predetermined range determined by predetermined offset frequencies and, otherwise, the duration of the active state in the PLL circuit becomes short. The offset frequency is detected by a frequency detector which produces a control signal appearing only when the offset frequency is present outside of the predetermined range. The control signal is sent to a control circuit for controlling battery saving operations of the VCO and the PLL circuit.

Dans un récepteur servant à démoduler une onde modulée par un signal de données numériques injecté dans un canal choisi à l'avance afin de produire un signal de données reproduit au moyen d'un signal de fréquence locale, un VCO (oscillateur à tension variable) et un circuit PLL (circuit de verrouillage de phase) sont activés de façon intermittente par rapport à une fréquence décalée entre une fréquence de canal et la fréquence locale. Le circuit PLL est activé pour une période déterminée par la fréquence décalée avant la réception d'un canal choisi à l'avance, tandis que le VCO est activé pendant que le circuit PLL est actif et pendant la réception du canal choisi à l'avance. Lorsque la fréquence décalée n'est pas comprise dans une plage prédéterminée fixée par des fréquences décalées également prédéterminées, la durée de l'état actif du circuit PLL devient longue, sinon elle devient courte. La fréquence décalée est détectée par un détecteur de fréquence qui produit un signal de commande, lequel apparaît seulement lorsque la fréquence décalée est à l'extérieur de la plage prédéterminée. Le signal de commande est envoyé à un circuit de commande pour commander les opérations de conservation d'énergie du VCO et du circuit PLL.

Affiliated with

Also associated with

Rating

Receiver capable of reducing power consumption in a pll circuit does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Receiver capable of reducing power consumption in a pll circuit, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Receiver capable of reducing power consumption in a pll circuit will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1406787