G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 12/14 (2006.01) G06F 21/00 (2006.01)
Patent
CA 2137504
The memory security circuit detects when a memory unit has been accessed independently of an address instruction of a programmable microprocessor. The microprocessor is programmed to provide a unique address signal for write enabling a discrete memory unit. The memory unit has a write enable pin and chip select pin which when enabled in combination permits writing into the memory unit. The address decoder receives the unique address instruction and causes a write enable signal and a chip select signal to be generated for that memory unit. The write enable signal and chip select signal are to be received, respectively, by the write enable pin and the chip select pin of the memory unit. The memory security circuit monitors the write enable pin and the chip select pin of the memory unit and generates a first output signal when the memory unit has been properly addressed. A second output signal is generated when the memory unit has not been addressed by the address decoder and the write enable and the chip select signals are present at the memory unit.
L'invention est un circuit de sécurité qui détecte quand une mémoire a fait l'objet d'un accès sans instruction d'adresse produite par un microprocesseur programmable. Ce microprocesseur est programmé pour fournir un signal d'adresse particulier servant à valider les écritures dans un mémoire discrète. Celle-ci porte une broche de validation d'écritures et une broche de sélection de puces qui, quand elles sont validées conjointement, y autorisent les opérations d'écriture. Le décodeur d'adresses reçoit l'instruction d'adresse particulière et produit des signaux de validation d'écritures et de sélection de puces pour la mémoire en cause. Ces signaux doivent être reçus respectivement par les broches de validation d'écritures et de sélection de puces de la mémoire. Le circuit de sécurité de l'invention surveille ces broches de validation d'écritures et de sélection de puces et produit un premier signal quand la mémoire a fait l'objet d'un accès au moyen d'une adresse autorisée. Il produit un second signal quand la mémoire n'a pas fait l'objet d'un accès par l'intermédiaire du décodeur d'adresses et que les signaux de validation d'écritures et de sélection de puces ont été transmis à la mémoire.
Lee Young W.
Moh Sungwon
Muller Arno
Pitney Bowes Inc.
Sim & Mcburney
LandOfFree
Memory monitoring circuit for detecting unauthorized memory... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Memory monitoring circuit for detecting unauthorized memory..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Memory monitoring circuit for detecting unauthorized memory... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1417134