G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 9/302 (2006.01) G06F 9/315 (2006.01)
Patent
CA 2173226
A circuit that enhances the performance of the execution of a read-modify-write instruction type. The circuit provides hardware detection and decoding of various options specified by the instruction and greatly improves the performance and conserves space within a micro code control store (14). The circuit also detects anomalous cases and reports them to micro-code for special handling. The detection of the anomalous cases occurs dynamically and in parallel to instruction execution, thereby improving performance. Resulting condition codes are also provided simultaneously to the control program. The circuit operates in concert with a micro-code controlled mechanism to read a memory variable and, based on the specification of the instruction of the circuit selectively adds 1, subtracts 1, adds a 16-bit mask specified by the instruction, or subtracts the 16-bit mask, and returns the result to a central processor (12). Anomalous conditions that include overflow, invalid mask specification, and a special exchange option are all simultaneously detected and reported to the micro-code.
L'invention concerne un circuit permettant d'améliorer l'efficacité d'une opération à la suite d'une instruction de lecture-modification-écriture. Ledit circuit assure la détection et le décodage de diverses options spécifiées par l'instruction, et permet d'améliorer sensiblement les performances tout en conservant de l'espace dans une mémoire microprogrammable de microcodes (14). Le circuit détecte également les cas anormaux et les signale à un microcode de sorte qu'un traitement spécial soit assuré. La détection des cas anormaux s'effectue dynamiquement et parallèlement à l'exécution de l'instruction, ce qui permet d'améliorer les performances. Les codes d'état résultants sont également produits en même temps que le programme de commande. Le circuit fonctionne simultanément avec un mécanisme géré par microcode pour lire une variable de mémoire et, selon la spécification de l'instruction, il ajoute 1, soustrait 1, ajoute ou soustrait un masque de 16 bits spécifié par l'instruction et envoie les résultats à un processeur central (12). Les conditions anormales telles qu'un débordement, une spécification de masque invalide et une option d'échange spéciale sont détectées simultanément et signalées au microcode.
Samsung Electronics Co. Ltd.
Smart & Biggar
LandOfFree
Hardware assisted modify count instruction does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Hardware assisted modify count instruction, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Hardware assisted modify count instruction will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1495521