H - Electricity – 03 – B
Patent
H - Electricity
03
B
H03B 5/32 (2006.01) H01L 23/12 (2006.01) H01L 23/52 (2006.01) H01L 25/10 (2006.01) H01L 25/11 (2006.01) H01L 25/18 (2006.01) H03H 9/02 (2006.01)
Patent
CA 2716920
Provided is a package structure with further reduced planar size for a semiconductor device. The semiconductor device is provided with a first package (2) wherein a first element (1) is stored, and a second package (4) which is fixed over the first package, with a second element (3) stored therein. The first package (2) includes a lead frame (5) and a wiring pattern (6), and the wiring pattern (6) is formed by using a transfer lead frame wherein the wiring pattern (6) is arranged on a base material when a resin is molded, leaving the wiring pattern (6) on a peeling surface of the molded resin as transferred thereto by peeling the base material after the resin is molded, and permitting an end portion of the wiring pattern (6) to expose to face the peeling surface side of the molded resin as an external terminal (6a). The first element (1) is mounted to partially overlap the external terminal (6a) of the wiring pattern (6) with an insulating layer (8) in between, and the first element is electrically connected with the lead frame (5) and the wiring pattern (6).
L'invention porte sur une structure de boîtier à dimension plane davantage réduite pour un dispositif à semi-conducteur. Le dispositif à semi-conducteur comprend un premier boîtier (2) dans lequel un premier élément (1) est stocké, et un second boîtier (4) qui est fixé au-dessus du premier boîtier, avec un second élément (3) stocké dedans. Le premier boîtier (2) comprend une grille de connexion (5) et un motif de câblage (6), et le motif de câblage (6) est formé par utilisation d'une grille de connexion de transfert dans laquelle le motif de câblage (6) est disposé sur un matériau de base lorsqu'une résine est moulée, en laissant le motif de câblage (6) sur une surface de pelage de la résine moulée tel qu'il est transféré à elle par pelage du matériau de base après moulage de la résine, et en permettant à une partie d'extrémité du motif de câblage (6) d'être exposée pour faire face au côté surface de pelage de la résine moulée en tant que borne externe (6a). Le premier élément (1) est monté pour chevaucher partiellement la borne externe (6a) du motif de câblage (6) avec une couche isolante (8) entre eux, et le premier élément est électriquement connecté à la grille de connexion (5) et au motif de câblage (6).
Hoashi Yukihiko
Kubo Hiroo
Shiroishi Kunihiko
Tsuzura Kazuhito
Robic
Yoshikawa Kogyo Co. Ltd.
LandOfFree
Semiconductor device, and communication apparatus and... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Semiconductor device, and communication apparatus and..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Semiconductor device, and communication apparatus and... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1515339