Memory control circuit for use with a copy back cache system

Details Memory control circuit for use with a copy back cache system Memory control circuit for use with a copy back cache system

G - Physics

06

F

G06F 12/08 (2006.01)

Patent

CA 2100094

A memory system (162) for use with a copy back cache system (210) includes a control circuit (520) that reduces the amount of time to complete a copy back/line fill operation in which a first tine of data from the cache is stored in the memory system and then a second line of data is retrieved from the memory system and transferred to the cache system. Unlike conventional memory systems where the line of data to be copied back is likely to be stored in the memory system at a row address that differs from the row address of the line of data to be retrieved from the memory system for the line fill, the memory system (162) of the present invention assures that the copy back data and the line fill data are located at the same row address in the memory system. Thus, a single row address can be applied once at the beginning of the copy back/line fill operation, thereby saving the row address precharge time and the row address access time required to switch row addresses between the two portions of the operation.

Un système de mémoire (162) utilisé avec un système d'antémémoire à recopier (210) comprend un circuit de commande (520) qui réduit le temps pour terminer une opération de recopiage/remplissage de lignes dans laquelle une première ligne de données de l'antémémoire est mémorisée dans le système de mémoire puis une seconde ligne de données est extraite du système de mémoire et transférée au système d'antémémoire. Contrairement aux systèmes de mémoires classiques dans lesquels la ligne de données à recopier est généralement stockée dans le système de mémoire au niveau d'une adresse de rangées qui difère de l'adresse de rangées de la ligne de données à extraire du système de mémoire pour le remplissage de la ligne, le système de mémoire (162) de la présente invention assure que les données de recopiage et les données de remplissage de lignes sont situées à la même adresse de rangées dans le système de mémoire. Ainsi, une seule adresse de rangées peut être appliquée une fois au début de l'opération de recopiage/remplissage de lignes, économisant ainsi le temps de précharge de l'adresse de rangées et le temps d'accès à l'adresse de rangées requis pour commuter les adresses de rangée entre les deux parties de l'opération.

Affiliated with

Also associated with

Rating

Memory control circuit for use with a copy back cache system does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Memory control circuit for use with a copy back cache system, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Memory control circuit for use with a copy back cache system will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1605781