H - Electricity – 03 – F
Patent
H - Electricity
03
F
H03F 3/04 (2006.01) G06G 7/24 (2006.01) H03G 7/00 (2006.01)
Patent
CA 2127856
A logarithmic amplifying circuit with a wide input dynamic range uses cascade-connected differential amplifiers, a rectifier connected to each of the amplifiers, and an adder for adding the output currents of the rectifiers. The rectifiers each have a quadritail cell which consists of a single tail current source and four transistors. The transistors are emitter-connected or source-connected to, and driven by, the tail current source. The bases or gates of the first and second transistors of the quadritail cell are connected to respective terminals of a differential input pair of the rectifier. The collectors or drains of the first and second transistors are connected in common to one terminal of a differential output pair of the rectifier, and the collectors or drains of the third and fourth transistors are connected in common to the other output terminal of the rectifier. Further, the bases or gates of the third and fourth transistors are connected in common and receive a voltage intermediate the voltages of the differential input.
Circuit amplificateur logarithmique à large plage dynamique d'entrée qui fait appel à des amplificateurs différentiels montés en cascade à chacun desquels est relié un redresseur, et à un sommateur qui additionne les courants de sortie des redresseurs. Les redresseurs comportent chacun une cellule à quatre points de connexion composée d'une source de courant à un seul point de connexion et de quatre transistors. Les transistors sont connectés par l'émetteur ou par la source à la source de courant du point de connexion qui les attaque. Les bases ou grilles du premier et du deuxième transistors de la cellule à quatre points de connexion sont connectées aux bornes correspondantes d'une paire d'entrée différentielle du redresseur. Les collecteurs ou drains du premier et du deuxième transistors sont connectés à la même borne commune d'une paire de sortie différentielle du redresseur, et les collecteurs ou drains du troisième et du quatrième transistors sont connectés à l'autre borne commune de sortie du redresseur. Finalement, les bases ou grilles du troisième et du quatrième transistors sont connectées au même point et reçoivent une tension dont la valeur est la valeur intermédiaire des tensions appliquées à l'entrée différentielle.
Corporation Nec
G. Ronald Bell & Associates
LandOfFree
Logarithmic amplifying circuit using quadritail cells does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Logarithmic amplifying circuit using quadritail cells, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Logarithmic amplifying circuit using quadritail cells will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1612537