G - Physics – 01 – R
Patent
G - Physics
01
R
G01R 31/302 (2006.01) G01N 21/88 (2006.01) H01L 21/66 (2006.01)
Patent
CA 2259659
A method and apparatus (11) for visually inspecting and sorting semiconductor wafers (23a, 23b, 23c) and the individual microcircuits or chips thereon. The preferred embodiment employs a scanner (37) to obtain a virtual reality image of the wafer (23) and all chips are identified and sorted by applying high- speed image processing routines. The resulting wafer map provides unique image controlled chip coordinates making the chips identifiable even after the chips are diced apart. The wafer may contain different kinds of chips in irregular patterns. A gross-defect, visual inspection (17) sorts out defective chips based on image completeness maximizing the yield and throuthput. All inspections and identification are performed on the virtual wafer (23) or chip images scanned into a computer memory with full physical wafer correlation but without having to manipulate the wafer. The inspection time is, therefore, largely free due to overlapping it by regular transport operations.
Procédé et dispositif (11) servant à effectuer l'inspection visuelle et le tri de tranches à semi-conducteur (23a, 23b, 23c), ainsi que des microcircuits et des puces situés sur ces tranches. Le mode de réalisation préféré met en application un appareil de balayage (37) permettant d'obtenir une image virtuelle de la tranche (23) et des programmes de traitement extrêmement rapide de l'image permettent d'identifier et de trier la totalité des puces. La cartographie de la tranche permet d'obtenir des coordonnées uniques de la puce commandées par l'image, ce qui rend les puces identifiables, même après les avoir détachées. La tranche peut contenir différents types de puces en configurations irrégulières. Une inspection visuelle (17) des défauts grossiers permet de trier les puces défectueuses en fonction de la plénitude de l'image, ce qui optimise la productivité et le rendement. La totalité des inspections et des identifications est effectuée sur les images virtuelles de la tranche (23) ou de la puce introduites dans une mémoire informatique, avec une corrélation physique complète de la tranche mais sans qu'il soit nécessaire de la manipuler. La durée de l'inspection est, de ce fait, extrêmement libre, étant donné qu'elle est simultanée aux opérations régulières de transport.
Chapman Robert L.
Fredriksen T. Roland
Scanis Inc.
Smart & Biggar
LandOfFree
Automatic semiconductor wafer sorter/prober with extended... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Automatic semiconductor wafer sorter/prober with extended..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Automatic semiconductor wafer sorter/prober with extended... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1615817