G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 15/16 (2006.01) G06F 12/10 (2006.01)
Patent
CA 2107056
A method and system are disclosed for increasing memory concurrency in a multiprocessor computer system which includes system memory, multiple processors coupled together via a bus, each of the processors including multiple processor units for executing multiple instructions and for performing read, write and store operations and an associated Translation Lookaside Buffer (TLB) for translating effective addresses into real memory addresses within the system memory. Multiple page table entries are provided within a page table within the system memory which each include multiple individually accessible fields, an effective address and an associated real memory address for a selected system memory location. A reference bit is provided within a first individually accessible 5 in associated system memory location has been accessed for a read or write operation. A change bit is provided within a second individually accessible field within each page table entry and this change bit is utilized to indicate if an associated system memory location has been modified by a write operation. By storing the reference bit and change bit in separate including accessible fields the reference bit and change bit may be concurrently updated by multiple processors, increasing memory concurrency.
L'invention est constituée par une méthode et un dispositif servant à accroître la concurrence d'accès à la mémoire dans un système informatique multiprocesseur comprenant une mémoire, de multiples processeurs couplés les uns aux autres par un bus et comportant chacun plusieurs unités de traitement servant à exécuter de multiples instructions et à effectuer des opérations de lecture, d'écriture et de stockage, et un répertoire de pages actives servant à traduire les adresses effectives en adresses réelles dans la mémoire. Une table de pages stockée dans la mémoire contient de multiples entrées incluant chacune plusieurs champs accessibles individuellement, une adresse effective et une adresse réelle en mémoire connexe pour un endroit sélectionné dans la mémoire. Un bit de référence est établi parmi 5 qui sont accessibles individuellement dans un emplacement de mémoire connexe utilisé pour une opération de lecture ou d'écriture. Un bit de modification est établi dans un second champ accessible individuellement de chaque entrée de la table de pages et est utilisé pour indiquer si un emplacement connexe dans la mémoire a été modifié par une opération d'écriture. En stockant ce bit de référence et ce bit de modification dans des champs accessibles distincts, on peut les mettre à jour simultanément en utilisant une multiplicité de processeurs, ce qui accroît la concurrence d'accès à la mémoire.
Kahle James Allan
Muhich John Stephen
Oehler Richard Raphael
Silha Edward John
International Business Machines Corporation
Saunders Raymond H.
LandOfFree
Method and system for increased system memory concurrency in... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method and system for increased system memory concurrency in..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method and system for increased system memory concurrency in... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1625849