H - Electricity – 04 – N
Patent
H - Electricity
04
N
H04N 21/435 (2011.01)
Patent
CA 2421788
A system for providing an accurate time reference for multiple input and output digital video signals of a transcoder (100) that is particularly suited for use with MPEG data. The multiple streams are synchronized with a single master system time clock (155) at the transcoder (100). Timing data from the master clock is compared to timing data from packets that are input to the transcoder to determine an offset (120, 130). In particular, timing data, such as a program clock reference (PCR) field, is recovered from packets (104) of different channels that are input to the transcoder (122, 132). For each channel, timing data is then provided for packets (106) that are output from the transcoder based on the offset and timing data of the master clock (155) at the respective output times. In particular, the adjusted timing data is determined as a sum of the offset and an associated hardware error, less a delay (PcrSysDla) associated with the transcoder, which includes a lookahead delay and a buffer delay. The associated hardware error represents an error of the master clock and/or a system time clock of an encoder that encoded the particular channel.
L'invention concerne un système destiné à fournir une référence de temps précise pour des signaux multiples d'entrée et de sortie de vidéo numérique d'un transcodeur (100) particulièrement adapté à être utilisé avec des données MPEG. Les flux multiples sont synchronisés, au transcodeur (100), à l'aide d'un synchroniseur unique de système principal (155). Les données de synchronisation provenant du synchroniseur principal sont comparées à des données de synchronisation provenant de paquets qui sont entrés dans le transcodeur afin de déterminer un décalage (120, 130). En particulier, des données de synchronisation, telles qu'un champ de référence d'horloge (PCR) de programme, sont récupérées à partir de paquets (104) provenant de canaux différents qui arrivent au transcodeur (122, 132). Pour chaque canal, des données de synchronisation sont alors fournies, aux temps de sortie respectifs, à des paquets (106) qui quittent le transcodeur sur la base du décalage et des données de synchronisation de l'horloge principale (155). En particulier, les données de synchronisation ajustées sont déterminées égales à la somme du décalage et d'une erreur matérielle associée, diminuée d'un retard (PcrSysDla) associé au transcodeur, comprenant un retard projeté et un retard tampon. L'erreur matérielle associée représente une erreur de l'horloge principale et/ou un synchroniseur de système d'un encodeur qui a encodé le canal particulier.
Liu Vincent
Nemiroff Robert S.
Wu Siu-Wai
General Instrument Corporation
Ridout & Maybee Llp
LandOfFree
Regeneration of program clock reference data for mpeg... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Regeneration of program clock reference data for mpeg..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Regeneration of program clock reference data for mpeg... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1651725