H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 29/15 (2006.01) H01L 29/70 (2006.01) H01L 29/868 (2006.01)
Patent
CA 2603407
A semiconductor device may include a superlattice comprising a plurality of stacked groups of layers. Each group of layers of the superlattice may include a plurality of stacked base silicon monolayers defining a base silicon portion and an energy band-modifying layer thereon. The energy band-modifying layer may include at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base silicon portions. The semiconductor device may further include a semiconductor layer adjacent the superlattice and comprising at least one first region therein including a first conductivity type dopant. The superlattice may also include at least one second region therein including a second conductivity type dopant to define, with the at least one first region, at least one semiconductor junction.
Cette invention concerne un dispositif semi-conducteur pouvant comprendre un super-réseau comprenant une pluralité de groupes de couches superposés. Chaque groupe de couches du super-réseau peut comprendre une pluralité de monocouches de silicium de base superposées définissant une partie en silicium de base et une couche de modification de bande d'énergie disposée sur celle-ci. La couche de modification de bande d'énergie peut comprendre au moins une monocouche non semi-conductrice confinée à l'intérieur d'un réseau cristallin de parties en silicium de base adjacentes. Le dispositif semi-conducteur peut également comprendre une couche semi-conductrice adjacente au super-réseau et comprenant au moins une région contenant un dopant d'un premier type de conductivité. Le super-réseau peut également comprendre au moins une deuxième région contenant un dopant d'un deuxième type de conductivité pour définir, avec la ou les premières régions, au moins une jonction semi-conductrice.
Mears Robert J.
Stephenson Robert John
Mears Technologies Inc.
Teitelbaum & Maclean
LandOfFree
Semiconductor device including a superlattice and adjacent... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Semiconductor device including a superlattice and adjacent..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Semiconductor device including a superlattice and adjacent... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1692426