G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 9/38 (2006.01) G06F 15/76 (2006.01) G11C 7/00 (2006.01)
Patent
CA 2684753
In one aspect, the invention comprises a system comprising: (a) a plurality of parallel processors on a single chip; and (b) computer memory located on the chip and accessible by each of the processors; wherein each of the processors is operable to process a de minimis instruction set, and wherein each of the processors comprises local caches dedicated to each of at least three specific registers in the processor. In another aspect, the invention comprises a system comprising: (a) a plurality of parallel processors on a single chip; and (b) computer memory located on the chip and accessible by each of the processors, wherein each of the processors is operable to process an instruction set optimized for thread-level parallel processing and wherein each processor accesses the internal data bus of the computer memory on the chip and the internal data bus is the width of one row of the memory.
Dans un aspect, l'invention comprend un système comportant (a) une pluralité de processeurs parallèles sur une puce unique et (b) une mémoire informatique située sur la puce et accessible par chacun des processeurs, chacun des processeurs étant opérationnel pour traiter un jeu minimum d'instructions et chacun des processeurs comprenant des mémoires caches locales dédiées à chacun d'au moins trois registres spécifiques dans le processeur. Dans un autre aspect, l'invention comprend un système comportant (a) une pluralité de processeurs parallèles sur une puce unique et (b) une mémoire informatique située sur la puce et accessible par chacun des processeurs, chacun des processeurs étant opérationnel pour traiter un jeu d'instructions optimisé pour le traitement parallèle au niveau des fils d'exécution et chaque processeur accédant au bus de données interne de la mémoire informatique sur la puce et le bus de données interne étant de la largeur d'une ligne de mémoire.
Fish Russell H. III
Osler Hoskin & Harcourt Llp
LandOfFree
Thread optimized multiprocessor architecture does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Thread optimized multiprocessor architecture, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Thread optimized multiprocessor architecture will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1696547