G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 15/00 (2006.01)
Patent
CA 2626184
A computer processor having an integrated instruction sequencer, array of processing engines, and I/O controller. The instruction sequencer sequences instructions from a host, and transfers these instructions to the processing engines, thus directing their operation. The I/O controller controls the transfer of I/O data to and from the processing engines in parallel with the processing controlled by the instruction sequencer. The processing engines themselves are constructed with an integer arithmetic and logic unit (ALU), a 1-bit ALU, a decision unit, and registers. Instructions from the instruction sequencer direct the integer ALU to perform integer operations according to logic states stored in the 1-bit ALU and data stored in the decision unit. The 1-bit ALU and the decision unit can modify their stored information in the same clock cycle as the integer ALU carries out its operation. The processing engines also contain a local memory for storing instructions and data.
Cette invention concerne un processeur d'ordinateur comprenant un séquenceur d'instructions, un ensemble de moteurs de traitement et une unité de commande entrée/sortie. Le séquenceur d'instructions ordonne les instructions émanant d'un hôte et les transfert aux moteurs de traitement dont elle dirige ainsi le fonctionnement. L'unité de commande entrée/sortie commande le transfert des données d'entrée/sortie en direction et en provenance des moteurs de traitement parallèlement au traitement contrôlé par le séquenceur d'instructions. Les moteurs de traitement sont eux-mêmes construits avec une unité logique et arithmétique d'entiers (ALU), une unité 1-bit ALU, une unité décisionnelle, et des registres. Conformément aux instructions reçues du séquenceur d'instructions, l'unité ALU d'entiers exécute des opérations sur des entiers d'après des états logiques stockés dans l'unité 1-bit ALU et des données stockées dans l'unité décisionnelle. L'unité 1-bit ALU et l'unité décisionnelle peuvent modifier leurs informations stockées dans le même cycle d'horloge lorsque l'unité ALU d'entiers exécute sa tâche. Les moteurs de traitement peuvent renfermer également une mémoire locale pour le stockage d'instructions et de données.
Bogdan Mitu
Stefan Gheorghe
Tomescu Dan
Brightscale Inc.
Smart & Biggar
LandOfFree
Integrated processor array, instruction sequencer and i/o... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Integrated processor array, instruction sequencer and i/o..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Integrated processor array, instruction sequencer and i/o... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1697866