G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 9/38 (2006.01) G06F 9/32 (2006.01)
Patent
CA 2465008
A processing system that executes multiple instruction contexts includes an instruction memory for storing instructions that are executed by the system, a processor unit executing the instructions in a pipelined fashion, a plurality of context registers for storing instructions and instruction addresses for contexts to be executed and fetch logic for selecting an address from one of the context registers and for selecting an instruction from a second of the context registers for execution substantially simultaneously for each cycle of execution of processor unit.
L'invention concerne un système de traitement exécutant plusieurs contextes d'instructions et comprenant une mémoire d'instructions permettant de stocker des instructions exécutées par le système, une unité de processeur exécutant les instructions en pipeline, une pluralité de registres de contextes permettant de stocker des instructions et des adresses d'instructions aux fins d'exécution des contextes et une logique d'extraction permettant de sélectionner une adresse dans un des registres de contextes et permettant de sélectionner une instruction dans un second registre de contextes, aux fins d'exécution sensiblement simultanée pour chaque cycle d'exécution de l'unité du processeur.
Intel Corporation
Smart & Biggar
LandOfFree
Context execution in a pipelined computer processor does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Context execution in a pipelined computer processor, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Context execution in a pipelined computer processor will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1731906