G - Physics – 11 – C
Patent
G - Physics
11
C
G11C 11/22 (2006.01) G11C 8/18 (2006.01) G11C 16/34 (2006.01)
Patent
CA 2555581
In a method for operating a passive matrix-addessable ferroelectric or electret memory device comprising memory cells in the form of a ferroelectric or electret thin-film polarizable memory material exhibiting hysteresis, particularly a ferroelectric or electret polymer thin film, and a first set of parallel electrodes forming word line electrodes in the device and a second set of parallel electrodes forming bit lines in the device, the word lines being oriented orthogonally to the bit lines, such that the word lines and bit lines are in direct contact with the memory cells, which can be set to either of two polarization states or switched between these by applying a switching voltage larger than a coercive voltage of the memory material between a word line and a bit line, a voltage pulse protocol with at least one disturb generating operation cycle is applied for switching selected addressed cells to determined polarization state. The voltage pulse protocol further comprises a pre-disturb and/or post-disturb cycle before and after the disturb generating operation cycle respectively in order to minimize the effect of disturb voltages on non-addressed memory cells, when such voltages are generated thereto in the operation cycle when it is applied for either a write or read operation.
Dans un procédé d'exploitation d'un dispositif de mémoire à électret ou ferroélectrique pouvant faire l'objet d'un adressage matrices passif, comprenant des cellules de mémoire se présentant sous la forme d'un matériau de mémoire polarisable à couche mince d'électret ou ferroélectrique à hystérésis, notamment une couche mince de polymère à électret ou ferroélectrique, et un premier ensemble d'électrodes parallèles formant des lignes de mots dans le dispositif et un second ensemble d'électrodes parallèles formant des lignes de bits dans le dispositif, les lignes de mots étant orientées orthogonalement aux lignes de bits, de sorte que les lignes de mots et les lignes de bits soient en contact direct avec les cellules de mémoire, qui peuvent être mise dans un premier ou un second état de polarisation ou commutées entre ceux-ci par l'application d'une tension de commutation supérieure à une tension coercitive du matériau de mémoire entre une ligne de mots et une ligne de bits, un protocole d'impulsion de tension avec au moins un cycle d'opération de génération de perturbation est appliqué pour commuter les cellules adressées sélectionnées sur des états de polarisation déterminés. Ce protocole d'impulsion de tension comprend également un cycle pré- et/ou post-perturbation avant et après respectivement le cycle d'opération de génération de perturbation afin de minimiser l'effet des tensions de perturbation sur les cellules de mémoire non adressées, lorsque ces tensions sont générées sur ces dernières dans le cycle de fonctionnement lorsqu'il est appliqué pour une opération d'écriture ou de lecture.
Bjorklid Staffan
Hamberg Per
Karlsson Christer
Thompson Michael O.
Womack Richard
Ogilvy Renault Llp/s.e.n.c.r.l.,s.r.l.
Thin Film Electronics Asa
LandOfFree
Non-switching pre-and post-disturb compensational pulses does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Non-switching pre-and post-disturb compensational pulses, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Non-switching pre-and post-disturb compensational pulses will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1808535