H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 12/50 (2006.01)
Patent
CA 2576800
A router that includes a plurality of processors (SMPs) where there is "affinity" between particular processors and particular interfaces: Each of the router's interfaces are assigned to one of the processors. A packet arriving at a particular interface will be handled by the processor having an affinity to that particular interface. If the packet's egress is on an interface assigned to the same processor, then the output process will also be handled by that processor. If the egress interface has an affinity to a different processor, then the packet is handed over to the other processor for egress. The data structures that must be retrieved from memory to handle a packet are often associated with the interfaces through which the packet passes. Thus, having a particular processor handle all the packets that pass through a particular interface insures that the data structures needed to handle the packets will more likely be stored in the processor's cache and less likely be the object of inter-processor lock contention.
L'invention concerne un routeur comprenant une pluralité de processeurs (SMPs) où il y a <= affinité >= entre des processeurs spécifiques et des interfaces spécifiques: chaque interface du routeur est affectée à un processeur. Un paquet arrivant à une interface spécifique sera géré par le processeur ayant une affinité avec cette interface spécifique. Si ce paquet est évacué par l'interface affectée au même processeur, l'opération de sortie sera alors gérée par ce processeur. Si l'interface d'évacuation a une affinité avec un processeur différent, l'évacuation de ce paquet sera alors gérée par cet autre processeur. Les structures de données à récupérer de la mémoire pour gérer un paquet sont souvent associées aux interfaces par lesquelles passe le paquet. Puisqu'un processeur spécifique gère tous les paquets passant par une interface spécifique, les structures de données nécessaires à la gestion des paquets sont susceptibles d'être stockées dans la mémoire cache du processeur et de ne pas faire l'objet d'un conflit d'accès de verrouillage inter-processeur.
Barach David
Kathail Pradeep
Lougheed Kirk
Winterfield Philip
Cisco Technology Inc.
Gowling Lafleur Henderson Llp
LandOfFree
Accelerated data switching on symmetric multiprocessor... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Accelerated data switching on symmetric multiprocessor..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Accelerated data switching on symmetric multiprocessor... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1902305