H - Electricity – 03 – K
Patent
H - Electricity
03
K
H03K 19/177 (2006.01) A01K 67/02 (2006.01) H01L 27/00 (2006.01) G06F 19/00 (2006.01)
Patent
CA 2599751
A device, namely, one of a Field Programmable Gate Array (FPGA) device and an Application Specific Integrated Circuit (ASIC) is described. The FPGA or ASIC is configured to represent one or more pedigree data structures, each structure comprising at least two generations. The device comprises a plurality of logic cells arranged such that one or more of the logic cells model a module of the pedigree data structure, where each module of the pedigree data structure is representative of an individual in a pedigree, input circuitry to receive pedigree data and output circuitry to output processed data; and electrical connections between the logic cells and the input and output circuitry. The arrangement of the logic cells and electrical connections enable parallel processing on a loaded pedigree data structure such that the transmission of pedigree data through at least a subset of the, or each, pedigree data structure occurs in each sampling cycle. A method and data structure are further disclosed.
L'invention concerne un dispositif, soit un dispositif à matrice prédiffusée programmable (FPGA) et un circuit intégré spécifique d'application (ASIC). Le FPGA ou ASIC est conçu de manière à représenter une ou plusieurs structures de données de généalogie, chaque structure comprenant au moins deux générations. Le dispositif comprend une pluralité de cellules logiques disposées de manière qu'une ou plusieurs cellules logiques modèlent un module de la structure de données de généalogie, chaque module de la structure de données de généalogie représentant un individu dans une généalogie, un ensemble de circuits d'entrée permettant de recevoir des données de généalogie et un ensemble de circuits de sortie permettant d'émettre les données traitées; et des connexions électriques entre les cellules logiques et les ensembles de circuits d'entrée et de sortie. L'agencement des cellules logiques et des connexions électriques permet d'obtenir un traitement parallèle sur une structure de données de généalogie chargée, de manière que la transmission de données de généalogie par le biais au moins d'un sous-ensemble de chaque structure de données de généalogie ait lieu dans chaque cycle d'échantillonnage. L'invention concerne également un procédé et une structure de données.
Henshall John
Little Bryce
Bereskin & Parr Llp/s.e.n.c.r.l.,s.r.l.
Commonwealth Scientific And Industrial Research Organisation
LandOfFree
Processing pedigree data does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Processing pedigree data, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Processing pedigree data will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1926272