H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 25/02 (2006.01) H03M 13/41 (2006.01) H04B 7/204 (2006.01) H04L 1/00 (2006.01) H04L 1/08 (2006.01) H04L 1/20 (2006.01) H04L 25/03 (2006.01) H04B 1/707 (2006.01) H04Q 7/22 (2006.01)
Patent
CA 2171220
A Viterbi decoder (20) for recovering the original bit data stream that was convolutionally encoded as a code symbol stream in a Code Division Multiple Access (CDMA) mobile communication system (22). The decoder (20) simultaneously decodes at the several data rates associated with certain multirate vocoders. The decoder (20) can decode at an unknown data rate in either continuous or framed packed modes. It accomplishes this by simultaneously decoding at multiple rates and by creating one or more data quality metrics for each decoded data packet. Special input and output buffering is provided to isolate the decoder (50) from system timing constraints. The input buffer (48) includes selection and accumulation logic to organize code symbol data into the packet order for repeat mode or random burst mode at lower frame data rates. Decoded data packets for each of several predetermined data transfer rates are held in an output buffer (54) for about half of the decoding cycle, thereby permitting the system microprocessor to examine and select the appropriate decoded data packet. The decoder (50) also can be reconfigured to operate at any one of several predetermined convolutional encoding algorithms The Viterbi decoder (20), implemented as a single monolithic integrated circuit, can be used in any and all of many different multiuser telecommunications channels.
Décodeur Viterbi (20) permettant d'extraire le flux de données binaires originel ayant fait l'objet d'un codage par convolution sous forme d'un flux de symboles de code dans un système de communications mobile (22) à accès multiple par différence de code (AMDC). Ce décodeur (20) effectue un décodage simultané aux différentes cadences de données associées à certains vocodeurs multicadences. Le décodeur (20) peut effectuer un décodage à une cadence de données inconnue soit en mode continu soit en mode par paquets à trame. A cet effet, il effectue un décodage simultané à de multiples cadences et il crée une ou plusieurs sorties métriques de qualité de données pour chaque paquet de données décodé. Un tamponnage spécial en entrée et en sortie permet d'isoler le décodeur (50) des contraintes de synchronisation du système. Le tampon d'entrée (48) comprend une logique de sélection et d'accumulation qui organise les données de symboles de code dans l'ordre du paquet afin de permettre un fonctionnement en mode répétition ou en mode en rafales aléatoires aux cadences inférieures de données de trame. Les paquets de données décodés pour chaque cadence parmi plusieurs cadences de transfert de données déterminées sont maintenus dans un tampon de sortie (54) pendant environ la moitié d'un cycle de décodage, permettant ainsi au microprocesseur du système d'examiner et de sélectionner le paquet de données décodé approprié. On peut également reconfigurer le décodeur (50) pour qu'il utilise l'un quelconque parmi plusieurs algorithmes de codage par convolution prédéterminés. Ce décodeur Viterbi (20), réalisé sous forme de circuit intégré monolithique unique, peut être utilisé dans un grand nombre de canaux de télécommunications multiutilisateur différents.
Butler Brian K.
Kindred Daniel Ray
Wolf Jack Keil
Zehavi Ephraim
Qualcomm Incorporated
Smart & Biggar
LandOfFree
Multirate serial viterbi decoder for code division multiple... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Multirate serial viterbi decoder for code division multiple..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Multirate serial viterbi decoder for code division multiple... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1932896