G - Physics
06
F
G06F 12/02 (2006.01) G06F 9/38 (2006.01) G06F 15/78 (2006.01)
Patent
CA 2121088
For a set of addresses of list vectors output from an address buffer, a coincidence between the set and another set and a coincidence between the set and a set of addresses of preceding accesses held in preceding address holding registers in an address coincidence detector are detected by address comparator circuits in the address coincidence detector. Information from the address coincidence detector is held in a coincidence information holding circuit and output to a controller and a bank manager. The bank manager estimates possibility of occurrence of bank conflict. The controller controls a crossbar and selectors such that accesses having coincident addresses are omitted and only requests having addresses which are not coincident are sent to a storage. A data switch circuit includes preceding data holding registers respectively corresponding to preceding address holding registers and selects data corresponding to the omitted accesses from the preceding data holding registers on the basis of address coincidence information held in the coincidence information holding circuit.
L'invention porte un détecteur de coïncidence des adresses dont les circuits comparateurs d'adresses détectent, pour un ensemble d'adresses d'une sortie de vecteurs de liste provenant d'une mémoire tampon d'adresses, une coïncidence entre l'ensemble en question et un autre ensemble et une coïncidence entre l'ensemble en question et un ensemble d'adresses d'accès précédents stocké dans les registres précédents de stockage des adresses d'un détecteur de coïncidence des adresses. L'information provenant du détecteur susmentionné est enregistrée dans un circuit de stockage d'information sur les coïncidences, puis transmise à un contrôleur et à un gestionnaire de banque. Ce dernier évalue la possibilité qu'un conflit de banque se produise. Le contrôleur commande un réseau matriciel et des sélecteurs, de sorte que les accès ayant des adresses coïncidentes sont omis et que seules les demandes ayant des adresses qui ne coïncident pas sont envoyées au stockage. Un circuit commutateur de données comprend des registres précédents de stockage des données, qui correspondent respectivement aux registres précédents de stockage des adresses, et sélectionne les données correspondant aux accès omis des registres précédents de stockage des données en raison de l'information sur les coïncidences d'adresses stockée dans le circuit de stockage d'information sur les coïncidences.
Fujiwara Yoshifumi
Sijyo Tae
Corporation Nec
Smart & Biggar
LandOfFree
Vector processor does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Vector processor, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Vector processor will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1935881