G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 9/38 (2006.01)
Patent
CA 2659317
Instruction execution delay is alterable after the system design has been finalized, thus enabling the system to dynamically account for various conditions that impact instruction execution. In some embodiments, the dynamic delay is determined by an application to be executed by the processing system. In other embodiments, the dynamic delay is determined by analyzing the history of previously executed instructions. In yet other embodiments, the dynamic delay is determined by assessing the processing resources available to a given application. Regardless, the delay may be dynamically altered on a per-instruction, multiple instruction, or application basis. Processor instruction execution may be controlled by determining a first delay value for a first set of one or more instructions and a second delay value for a second set of one or more instructions. Execution of the sets of instructions is delayed based on the corresponding delay value.
L'invention concerne un retard d'exécution d'instructions qui est modifiable après que la conception du système a été finalisée, permettant ainsi au système de prendre dynamiquement en compte divers états qui influent sur l'exécution d'instructions. Dans certains modes de réalisation, le retard dynamique est déterminé par une application devant être exécutée par le système de traitement. Dans d'autres modes de réalisation, le retard dynamique est déterminé par une analyse de l'historique d'instructions exécutées précédemment. Dans encore d'autres modes de réalisation, le retard dynamique est déterminé par une évaluation des ressources de traitement disponibles pour une application donnée. Quoi qu'il en soit, le retard peut être dynamiquement modifié sur la base d'une instruction, d'instructions multiples ou d'une application. L'exécution d'instructions de processeur peut être commandée par la détermination d'une première valeur de retard pour un premier ensemble d'une ou de plusieurs instructions et d'une seconde valeur de retard pour un second ensemble d'une ou de plusieurs instructions. L'exécution des ensembles d'instructions est retardée sur la base de la valeur de retard correspondante.
Dockser Kenneth Alan
Michalak Gerald Paul
Qualcomm Incorporated
Smart & Biggar
LandOfFree
Method and apparatus for executing processor instructions... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Method and apparatus for executing processor instructions..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Method and apparatus for executing processor instructions... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1948864