H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 12/56 (2006.01) H04L 12/28 (2006.01)
Patent
CA 2644139
Aspects disclosed herein address the need in the art for memory management for high speed media access control. A packet buffer may store packets with a first data structure, comprising the packet length, sequence number, and a pointer to a second data structure. Packet data may be stored in a linked list of one or more second data structures. Transmit and receive queues may be formed using linked lists or arrays of the first data structures. Memory locations for storing first and second data structures may be kept in lists indicating free locations for the respective data structure types. A flexible memory architecture is disclosed in which two configurations may be selected. In a first configuration, a first memory comprises per-flow parameters for multiple flows, and a second memory comprises a packet buffer. In a second configuration, the first memory comprises per-flow pointers to per-flow parameters in the second memory. The packet buffer resides in a third memory. Various other aspects are also presented.
Des aspects de l'invention répondent à un besoin existant dans le domaine technique en matière de gestion de mémoire pour le contrôle d'accès au support à grande vitesse. Selon l'invention, un tampon de paquets peut stocker des paquets avec une première structure de données, comprenant la longueur des paquets, le numéro de séquence, ainsi qu'un pointeur vers une deuxième structure de données. Des données par paquets peuvent être stockées dans une liste chaînée d'une ou de plusieurs deuxièmes structures de données. Des files d'attente de transmission et de réception peuvent être formées au moyen de listes chaînées ou d'ensembles constitués des premières structures de données. Des emplacements de mémoire pour stocker les premières et les deuxièmes structures de données peuvent être conservés dans des listes indiquant des emplacements libres pour les types respectifs de structures de données. L'invention concerne également une architecture de mémoire flexible dans laquelle deux configurations peuvent être sélectionnées. Dans une première configuration, une première mémoire comprend des paramètres par flux pour des flux multiples et une deuxième mémoire comprend un tampon de paquets. Dans une deuxième configuration, la première mémoire comprend des pointeurs vers les paramètres par flux dans la deuxième mémoire. Le tampon de paquets se trouve dans une troisième mémoire. Divers autres aspects sont également présentés.
Dravida Subrahmanyam
Narayan Sriram
Qualcomm Incorporated
Smart & Biggar
LandOfFree
Memory management for high speed media access control does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Memory management for high speed media access control, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Memory management for high speed media access control will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1960902