G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 12/08 (2006.01)
Patent
CA 2066454
A write-through cache (14) wherein for write operations of less than a word in length the write data stored within a FIFO memory device (18) associated with a first bus agent reflects the result of a read/modify, write type of access wherein a byte or half word has been merged by a local processor (12) with a cache word. Memory control lines driven to a system bus (20) indicate to a memory controller (22) that a write operation is to be accomplished as a word write, thereby eliminating the additional time required to achieve a read/modify/write memory controller cycle. To prevent the occurrence of a problem wherein another bus agent, such as another CPU or an I/O device, writes to a system memory (24) during an interval of time that the word of data is temporarily buffered within the FIFO there is provided circuitry for detecting an external write made to the system memory. Circuitry is also provided for detecting that the FIFO has data stored within and for changing thememory command lines to indicate, instead of a word write, a byte write of a half word write operation.
L'invention est une antémémoire à double écriture (14) dans laquelle, pour les écritures de longueurs inférieures à un mot, les données conservées dans une mémoire FIFO (18) associée à un premier agent de bus reflètent le résultat d'un accès du type lecture-modification-écriture dans lequel un octet ou un demi-mot a été fusionné par un processeur local (12) avec un mot stocké dans cette antémémoire. Des lignes de commande de mémoire connectées à un bus système (20) indiquent à un contrôleur de mémoire (22) qu'une opération d'écriture doit être effectuée sous la forme de l'écriture d'un mot, ce qui élimine le temps additionnel nécessaire à un cycle de contrôleur de mémoire de lecture-modification-écriture. Pour éviter un problème qui peut survenir quand un autre agent de bus, tel qu'une autre unité centrale ou un autre dispositif d'entrée-sortie, effectue une opération d'écriture dans la mémoire du système (24) durant l'intervalle de temps où le mot de données séjourne temporairement dans la mémoire FIFO, un circuit est utilisé pour détecter les écritures faites de l'extérieur dans la mémoire du système. Un circuit est également utilisé pour détecter la présence de données dans la mémoire FIFO et pour modifier les lignes de commande de la mémoire pour indiquer une opération d'écriture d'un octet ou d'un demi-mot au lieu d'un mot.
Lg Electronics Inc.
Smart & Biggar
LandOfFree
Apparatus and method for maintaining cache/main memory... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Apparatus and method for maintaining cache/main memory..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Apparatus and method for maintaining cache/main memory... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1977892