G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 9/46 (2006.01) G06F 9/48 (2006.01)
Patent
CA 2278730
A dedicated context-cycling microprocessor which features a plurality of input/output circuits for receiving and transmitting information and an individual set of dedicated on-board resources for each plurality of processing contexts. A distinct processing context is provided for each of a plurality of the input/output circuits, and a timed context is also provided for concurrently scheduling multiple processing contexts and enforcing time constraints associated with this schedule. The timed context has a pseudo- queue list which represents an ordered set of data parameters and program memory addresses for scheduling each of the processing contexts. The dedicated on-board resources include a plurality of registers for each of the processing contexts, such as at least one general purpose register and a program counter. A multiplexer circuit is also provided for moving data between the input/output circuits, the dedicated registers of the processing contexts and the computational unit. The input/output circuits include at least one serial and shared memory management unit, a plurality of embedded SCSI interfaces and a plurality of memory mapped registers. The dedicated context cycling microprocessor is also adapted to work in conjunction with, and effectively control another microprocessor, as well as control the access to an external memory system which is shared between these two microprocessors.
Ce microprocesseur spécialisé à itération de contextes comporte une pluralité de circuits entrée/sortie servant à recevoir et à transmettre une information et un ensemble individuel de ressources incorporées spécialisées pour chaque pluralité de contextes de traitement. Un contexte de traitement distinct est présent pour chacune des pluralités de circuits entrée/sortie et un contexte synchronisé est également présent pour planifier simultanément de nombreux contextes de traitement et appliquer des contraintes de temps associées à cette planification. Le contexte synchronisé possède une liste de pseudo-file d'attente représentant un ensemble ordonné de paramètres de données et des adresses de mémoire de programme aux fins de la planification de chaque contexte de traitement. Les ressources incorporées spécialisées comportent un pluralité de registres pour chaque contexte de traitement, notamment au moins un registre polyvalent et un registre d'adresse d'instruction. Le dispositif comporte également un circuit de multiplexage permettant de déplacer des données entre les circuits entrée/sortie, les registres spécialisés des contextes de traitement et l'unité de calcul. Les circuits entrée/sortie comportent au moins une unité de gestion de mémoire sérielle et partagée, une pluralité d'interfaces intégrées SCSI et une pluralité de registres reportés en mémoire. Ce microprocesseur spécialisé à itération de contextes est également conçu pour travailler de concert avec un autre microprocesseur et le commander ainsi que pour régir les accès à un système mémoire externe qu'il partage avec l'autre microprocesseur.
Churchill Steve
Dupree Wayne P.
Lucas Jeff
Root Larry
Verniers Gerrit
Dow Global Technologies Inc.
Smart & Biggar
The Dow Chemical Company
LandOfFree
A dedicated context-cycling computer does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with A dedicated context-cycling computer, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and A dedicated context-cycling computer will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-2079606