A filtering method for digital phase lock loop

Details A filtering method for digital phase lock loop A filtering method for digital phase lock loop

H - Electricity

03

L

H03L 7/085 (2006.01) H03H 17/02 (2006.01) H03L 7/099 (2006.01)

Patent

CA 2398596

A filtering method for digital Phase Lock Loop, comprises: defining a phase difference value representing a nominal value of the difference between the phase of an input clock signal and the phase of a local recovery clock signal by setting an address difference reference offset representative of said phase difference reference value to half the bit depth of a first-in-first-out memory; calculating a read/write address difference which denotes a bit position difference in a data stream of content data between an input data pointer and an output data pointer indicating the starting addresses of contents data written to and contents data read from the first-in- first-out memory, respectively, said read/write address difference being representative of a detected phase difference between the input clock signal and the local recovery clock signal; comparing the detected phase difference with the phase difference reference value; and adjusting the local recovery clock signal in segments to the phase difference reference value, wherein a correction signal used for adjusting the local recovery clock signal, said correction signal being representative of a change in the detected phase difference, is increased or decreased segment by segment depending on the magnitude and the algebraic sign of a detected deviation of the detected phase difference from the phase difference reference value. The invention concerns non- error code and vibration minimization at the same time, so vibration tolerance is better raised, vibration transfer characteristic is very good, and net output vibration indicator at low band and high band parts is improved.

L'invention concerne un procédé de filtrage mis en oeuvre dans une boucle à verrouillage de phase numérique consistant à déterminer une valeur souhaitée de différence de phase entre l'horloge d'entrée et l'horloge de régénération locale ; à calculer à l'aide d'un soustracteur leur différence de phase; à comparer la valeur de différence de phase obtenue et la valeur souhaitée de différence de phase, puis à régler l'horloge locale de régénération de manière à stabiliser la différence de phase sur la valeur souhaitée. A cet effet, la valeur souhaitée de différence de phase sert de référence centrale et la différence de phase est divisée en segments différents de telle sorte que la vitesse de l'horloge de régénération locale soit la plus lente dans une plage de valeurs souhaitées de différence de phase et qu'à mesure que la valeur souhaitée s'éloigne du segment, la vitesse de l'horloge de régénération locale s'accélère. Quant à la minimisation des erreurs et de la gigue, les résultats obtenus sont probants. La fréquence de gigue s'est considérablement améliorée, les caractéristiques des sauts de gigue sont bonnes et la gigue dans une plage allant de basses à de hautes fréquences est également améliorée à l'entrée et à la sortie.

Affiliated with

Also associated with

Rating

A filtering method for digital phase lock loop does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with A filtering method for digital phase lock loop, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and A filtering method for digital phase lock loop will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1956755