A high performance pipelined emulator

Details A high performance pipelined emulator A high performance pipelined emulator

G - Physics

06

F

G06F 9/38 (2006.01) G06F 9/318 (2006.01)

Patent

CA 2041507

The emulator includes first and second pipelined stages connected through a bidirectional bus for executing source instructions normally executed by a different/source computer in a highly overlapped manner. The first stage includes an emulator chip which performs the function of fetching and decoding each source instruction stored in cache memory resulting in the generation of a number of vector addresses required for executing the instruction by the second stage. The second stage includes a high performance microprocessor chip having on-chip instruction and data caches for storing a plurality of emulation subroutines and data fetched during subroutine execution. In pipelined fashion, the emulator chip fetches and decodes each source instruction which generates a vector branch address which is loaded into the branch vector register while the microprocessor chip fetches and executes emulation subroutines specified by the vector address transferred via the bus for each previously decoded source instruction.

L'invention est un émulateur comportant un premier et un second étage pipeline connectés par un bus bidirectionnel pour exécuter les instructions transmises par une source qui sont normalement exécutées par un ordinateur source différent d'une façon à grand chevauchement. Le premier étage comprend une puce d'émulation qui extrait et décode chaque instruction transmise par la source, ces instructions étant stockées dans une antémémoire, et il en résulte la génération d'un certain nombre d'adresses vectorielles requises pour l'exécution de chaque instruction par le second étage. Celui-ci comprend une puce de microprocesseur haute performance dotée d'antémémoires à instructions et à données utilisées pour stocker une pluralité de sous-programmes d'émulation et de données extraites durant l'exécution de ces sous-programmes. Conformément au mode de fonctionnement pipeline, la puce d'émulation extrait et décode chaque instruction transmise par la source qui engendre une adresse de branchement vectorielle, laquelle est chargée dans le registre à vecteurs de branchement pendant que le microprocesseur extrait et exécute les sous-programmes d'émulation désignés par l'adresse vectorielle transmise via le bus pour chaque instruction décodée antérieurement.

Affiliated with

Also associated with

Rating

A high performance pipelined emulator does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with A high performance pipelined emulator, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and A high performance pipelined emulator will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1376951