G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 12/14 (2006.01) G06F 1/00 (2006.01) G06F 9/455 (2006.01) G06F 11/00 (2006.01) G06F 21/00 (2006.01) G11C 16/22 (2006.01)
Patent
CA 2220975
A method and apparatus for limiting access to a nonvolatile memory device (50) by inserting access limiting circuitry (74, 80; 60, 62) between CPU generated read (OE#) and write (WE#) command signals being sent to the nonvolatile memory device (50) and the nonvolatile memory device itself such that write commands can be received and executed by the nonvolatile memory device (50) only when the CPU is in a System Management Mode, and such that read commands for protected addresses can be received and executed by the nonvolatile memory device (50) only when the CPU is in the System Management Mode, but is still able to receive and execute read commands for non-protected addresses regardless of the mode of the CPU. This feature can also be provided for the write command. The access limiting circuitry (74, 80; 60, 62) is therefore capable of preventing a virus program, or a malfunctioning operating system, from undesirably altering data in the nonvolatile memory device (50) since the operating system is preempted when the CPU is in the System Management Mode.
Cette invention concerne un procédé ainsi qu'un appareil de limitation d'accès à un dispositif de mémoire non volatile (50), lequel procédé consiste à insérer des circuits de limitation d'accès (74, 80; 60, 62) entre, d'une part, les signaux d'ordres de lecture (OE#) et d'écriture (WE#) générés par l'UCT et envoyés au dispositif de mémoire non volatile (50), et, d'autre part, le dispositif de mémoire non volatile lui-même. Ce système permet au dispositif de mémoire non volatile (50), de recevoir et d'exécuter les ordres d'écriture uniquement lorsque l'UCT se trouve dans un mode de gestion du système, et de recevoir et d'exécuter les ordres de lecture d'adresses protégées uniquement lorsque l'UCT se trouve dans le mode de gestion du système, tout en pouvant recevoir et exécuter des ordres de lecture d'adresses non protégées indépendamment du mode de l'UCT. Cette caractéristique peut également être appliquée pour les ordres d'écriture. Les circuits de limitation d'accès (74, 80; 60, 62) permettent ainsi d'éviter qu'un programme de virus, ou qu'un système d'exploitation fonctionnant mal, n'endommagent involontairement les données stockées dans le dispositif de mémoire non volatile (50), étant donné que le système d'exploitation devient prioritaire lorsque l'UCT se trouve en mode de gestion du système.
Aiyar Sanjay
Heflinger Kenneth A.
Ast Research Inc.
Sim & Mcburney
LandOfFree
A method and apparatus for limiting access to a nonvolatile... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with A method and apparatus for limiting access to a nonvolatile..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and A method and apparatus for limiting access to a nonvolatile... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1813419