G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 9/38 (2006.01)
Patent
CA 2560465
According to embodiments of the invention, there is disclosed a computer processor architecture; and in particular a computer processor, a method of operating the same, and a computer program product that makes use of an instruction set for the computer. In one embodiment according to the invention, there is provided a computer processor comprising: a decode unit for decoding a stream of instruction packets from a memory, each instruction packet comprising a plurality of instructions; a first processing channel comprising a plurality of functional units and operate a to perform control processing operations; a second processing channel comprising a plurality of functional units and >@erable to perform data processing operations; wherein the decode unit is >@5r0bl5 to receive an instruction packet and to detect if the instruction packet defines (i) a plurality of control instructions or (ii) a plurality of instructions one or more of which is a data processing instruction, and wherein when the decode unit detects that the instruction packet comprises a plurality of control instructions said control instructions are supplied to the first processing channel for execution in program order.
Certains modes de réalisation de cette invention concernent une architecture de processeur informatique et, notamment, un processeur informatique, un procédé de fonctionnement associé et un produit-programme informatique qui utilise un ensemble d'instructions destiné à l'ordinateur. Selon un mode de réalisation, un processeur informatique comprend une unité de décodage servant à décoder un flux de paquets d'instruction provenant d'une mémoire, dont chaque paquet contient une pluralité d'instructions, un premier canal de traitement possédant plusieurs unités fonctionnelles et fonctionnant pour réaliser des opérations de traitement de contrôle, et un second canal de traitement possédant plusieurs unités fonctionnelles et fonctionnant pour réaliser des opérations de traitement de données. L'unité de décodage fonctionne pour recevoir un paquet d'instruction et détecter si le paquet d'instruction définit (i) une pluralité d'instructions de contrôle ou (ii) une pluralité d'instructions, dont au moins une constitue une instruction de traitement de données, et lorsque l'unité de décodage détecte que le paquet d'instruction renferme une pluralité d'instructions de contrôle, lesdites instructions de contrôle sont acheminées jusqu'au premier canal de traitement en vue de l'exécution dans l'ordre du programme.
Icera Inc.
Smart & Biggar
LandOfFree
Apparatus and method for control processing in dual path... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Apparatus and method for control processing in dual path..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Apparatus and method for control processing in dual path... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1661057