H - Electricity – 03 – M
Patent
H - Electricity
03
M
H03M 13/45 (2006.01) H03M 13/29 (2006.01)
Patent
CA 2458450
A FEC apparatus and method for reducing Bit error rates and Frame Error Rates using turbo decoding in a communication system. In a constituent decoder for decoding a turbo code, a first adder calculates the LLR of a received code symbol by calculating the difference between the probability of the symbol being 1 and that of the symbol being 0 at an arbitrary state of a turbo decoding trellis. A second adder adds the transmission information and priority information of the code symbol. A third adder calculates the difference between the outputs of the first and second adders as extrinsic information. A first multiplier multiplies the output of the third adder. A correction value calculator calculates a correction value using the difference between the best metric and the second best metric of the code symbol. A fourth adder adds the correction value to the output of the first multiplier.
L'invention porte sur un appareil de correction d'erreur sans voie de retour (FEC) et sur un procédé de réduction des taux d'erreur sur les bits et des taux d'erreur sur les trames par décodage turbo dans un système de communication. Dans un décodeur constituant destiné à décoder un code turbo, un premier additionneur calcule le logarithme du rapport de vraisemblance d'un symbole de code reçu en calculant la différence entre la probabilité du symbole 1 et celle du symbole 0 à un état arbitraire d'une grille de décodage turbo. Un second additionneur ajoute les informations de transmission et les informations de priorité du symbole de code. Un troisième additionneur calcule la différence entre les sorties des premier et deuxième additionneur sous forme d'informations extrinsèques. Un premier multiplicateur multiplie la sortie du troisième additionneur. Un calculateur de valeur de correction calcule une valeur de correction en utilisant la différence entre la première et la seconde meilleure mesure du symbole de code. Un quatrième additionneur ajoute la valeur de correction à la sortie du premier multiplicateur.
Ha Sang-Hyuck
Kim Min-Goo
Yu Nam-Yul
Marks & Clerk
Samsung Electronics Co. Ltd.
LandOfFree
Apparatus and method for reducing bit error rates (ber) and... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Apparatus and method for reducing bit error rates (ber) and..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Apparatus and method for reducing bit error rates (ber) and... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1491951