G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 17/50 (2006.01)
Patent
CA 2345443
A computer-implemented approach for routing an integrated circuit using non- orthogonal routing is accomplished during two phases: a global routing phase and a detailed routing phase. During global routing, routing indicators, in the form of hint polygons, are added to the integrated circuit layout and strategy lists, that include bias directions and straying limits, are generated for the new wires to be added. The hint polygons and strategy lists are used during detailed routing to aid in placing the new wires. If obstacle conflicts or insufficient space problems prevent the detailed routing of a new wire, then an obstacle resolution portion of global routing is used to resolve the obstacle conflict and/or provide additional space in the integrated circuit layout to route the new wires. Obstacle resolution includes, without limitation, moving or changing layout geometry, changing or add hint polygons, changing the routing strategy by changing the bias direction and/or adjusting straying limits, inserting one or more layer changes, instructing the detailed router to backup and insert a bend, ripping-up, and rerouting one or more wires, or routing the wire from the destination connection point. Also, a tight routing approach may be employed to accommodate constructing routing paths in tight layout areas. Object specific design rule checks are employed to increase routing flexibility optimize routing performance. "On-the-fly" design rule checks are performed on portions of routing paths as the routing paths are being constructed.
L'invention se rapporte à un procédé informatique permettant le routage non orthogonal d'un circuit intégré et comportant deux phases: une phase de routage global et une phase de routage détaillé. Au cours du routage global, des indicateurs de routage, se présentant sous la forme de polygones d'aide, sont ajoutés à la représentation du circuit intégré et des listes de stratégies, qui incluent des directions de polarisation et des limites de dispersion, sont générées pour les nouveaux fils à ajouter. Les polygones d'aide et les listes de stratégies sont utilisés au cours du routage détaillé pour faciliter le placement des nouveaux fils. Si des conflits créés par des obstacles ou des problèmes d'espace insuffisant empêchent le routage détaillé d'un nouveau fil, alors on utilise une partie résolution d'obstacle du routage global pour résoudre le conflit d'obstacle et/ou pour allouer un espace supplémentaire dans la représentation du circuit intégré de façon à disposer les nouveaux fils. La résolution des conflits liés aux obstacles inclut, sans limitation, des étapes consistant à déplacer ou modifier la géométrie de la représentation du circuit, modifier les polygones d'aide ou en ajouter, modifier la stratégie de routage par changement de la direction de polarisation et/ou ajustement des limites de dispersion, insérer une ou plusieurs modifications de couches, donner des consignes au mécanisme de routage détaillé en vue de la sauvegarde et de l'insertion d'un coude, enlever et re-disposer un ou plusieurs fils, ou définir les connexions du fil à partir de son point de connexion de destination. On peut également mettre en oeuvre une procédure de routage serré permettant la construction de chemins de routage dans des zones étroites de la représentation du circuit. On met en oeuvre des vérifications de règles de conception spécifiques d'objets pour accroître la souplesse du routage et optimiser les performances de routage. Des vérifications "à la volée" des règles de conception sont exécutées sur des parties des chemins de routage au cours de la construction de ces chemins.
Chapman David C.
Smiths Ip
LandOfFree
Approach for routing an integrated circuit does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Approach for routing an integrated circuit, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Approach for routing an integrated circuit will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1841925