Architecture with multi-instance redundancy implementation

Details Architecture with multi-instance redundancy implementation Architecture with multi-instance redundancy implementation

G - Physics

06

F

G06F 11/20 (2006.01) G11C 29/00 (2006.01) G11C 29/04 (2006.01)

Patent

CA 2389986

A semiconductor memory architecture for embedded memory instances (204A, 204B) having redundancy. A fuse box register (206) is provided outside the memory macro associated with the memory instances. The memory instances are daisy--chained to the fuse box register (206) containing a plurality of fuses (302) used for storing fuse data associated with the defective rows and columns of the memory. During power-up or after blowing the fuses, the contents of the fuses (i.e., fuse data) are transferred to a plurality of volatile redundancy scan flip-flops (304). The fuse box (206) is then deactivated to eliminate quiescent through the fuses (302). The redundancy scan flip-flops (304), connected in a scan chain, are located inside the fuse box (206) as well as the memory instances (204A, 204B). During the shifting mode of operation, the fuse contents are scanned into individual flip-flops, organized as scan registers (208A, 208B) for row redundancy and column redundancy, of the memory instances. Redundant elements are pre-tested by bypassing the fuses (302) and directly scanning in arbitrary patterns into the redundancy scan flip-flops (304) (override mode operation).

L'invention concerne une architecture de mémoire de semi-conducteur destinée à des instances de mémoire (204A, 204B) intégrée à redondance. Un registre de boîte à fusibles (206) est placé à extérieur de la macro-mémoire associée aux instances de mémoire. Les instances de mémoire sont reliées en chaîne au registre (206) de boîte à fusibles contenant plusieurs fusibles (302), qui servent à stocker des données de fusibles associées aux rangées et aux colonnes défectueuses de la mémoire. Lors de la mise sous tension ou après un grillage de fusible, le contenu desdits fusibles (c'est-à-dire, les données de fusibles) est transféré à plusieurs bascules de balayage (304) de redondance volatile. Le fusible (206) est ensuite désactivé afin de supprimer le courant de repos dans lesdits fusibles (302). Les bascules de balayage (304) de redondance connectées dans une chaîne de balayage, sont situées dans la boîte à fusibles (206) ainsi que les instances de mémoire (204A, 204B). Pendant le fonctionnement en mode décalage, le contenu des fusibles est balayé dans des bascules individuelles, organisées sous forme de registres de balayage (208A, 208B) de redondance de rangée et de colonne des instances de mémoire. Les éléments redondants sont pre-testés par dérivation des fusibles (302) et directement balayés selon des schémas arbitraires dans les bascules de balayage (304) de redondance (fonctionnement en mode prioritaire).

Affiliated with

Also associated with

Rating

Architecture with multi-instance redundancy implementation does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Architecture with multi-instance redundancy implementation, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Architecture with multi-instance redundancy implementation will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1748009