H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 12/56 (2006.01)
Patent
CA 2231243
An ATM switch (10) has a plurality of link controllers (12) each having a FIFO (30) for each VC established and a FIFO (32) for each priority level. Cells are pushed into the VC FIFO (30) and a pointer to the VC FIFO (30) is pushed into an arbitration FIFO (32) for the priority level of the VC FIFO (30). The arbitration FIFOs (32) are examined according to a schedule and cells are popped up from VC FIFOs (30) according to priority for exit from the controller (12). According to one embodiment, the highest priority arbitration FIFO (32a) is always examined first and none of the lower priority arbitration FIFOs (32b-32d) are examined unless the highest priority arbitration FIFO is empty. According to another embodiment, timers are set for the lower priority arbitration FIFOs (32b-32d) and if a timer expires for a lower priority arbitration FIFO, it is examined.
Commutateur en mode ATM (de transfert asynchrone) (10) comportant une série de contrôleurs de liaison (12) comportant chacun une mémoire FIFO (30) pour chaque connexion virtuelle et une mémore FIFO (32) pour chaque niveau de priorité. Les cellules sont poussées dans la mémoire FIFO (30) de connexion virtuelle et un pointeur désignant la mémoire FIFO de connexion virtuelle (30) est poussé vers une mémoire FIFO d'arbitrage (32) en direction du niveau de priorité de la mémoire FIFO de connexion virtuelle (30). Les mémoires FIFO d'arbitrage (32) sont examinées en fonction d'une liste et les cellules sont éliminées des mémoires FIFO de connexion virtuelle (30) en fonction d'une priorité de sortie émanant du contrôleur (12). Selon un mode de réalisation, la mémoire FIFO d'arbitrage ayant le plus haut degré de priorité (32a) est toujours examinée en premier et aucune des mémoires d'arbitrage FIFO à plus faible degré de priorité (32b, 32d) n'est examinée, à moins que la mémoire FIFO d'arbitrage du plus haut degré de priorité ne soit vide. Selon un autre mode de réalisation, des temporisateurs sont réglés pour les mémoires d'arbitrage FIFO à plus faible degré de priorité (32b-32d) et, lorsqu'un temporisateur vient à son terme pour une mémoire FIFO d'arbitrage à plus faible degré de priorité, celle-ci est examinée.
Ahead Communications Systems Inc.
General Datacomm Inc.
Smart & Biggar
LandOfFree
Atm switch with vc priority buffers does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Atm switch with vc priority buffers, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Atm switch with vc priority buffers will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-2083723