Available bit rate scheduler

Details Available bit rate scheduler Available bit rate scheduler

H - Electricity

04

L

H04L 12/56 (2006.01) H04L 29/02 (2006.01)

Patent

CA 2172757

An available bit rate scheduling method and apparatus for asynchronous transfer mode communication of a plurality of cells over a network characterized by a system clock frequency f and an allowed cell rate ACR. Each cell belongs to an assigned virtual circuit communication channel which is defined by a set of negotiated traffic parameters. The invention partitions the ACR's of the virtual circuits into a smaller subset of profiles/ subprofiles and conducts a deterministic search to service them. The scheduler incorporates a profile generator for iteratively generating a number p of the profiles by (i) outputting a k*modulo 2ith one of the profiles during each kth iteration of the profile generator, where 1 ~ i ~ p and 1 ~ k ~ p-1; (ii) outputting a null profile during each 2pth one of the iterations; and, (iii) dispatching the profiles from the profile generator to the profile queue such that a particular profile is dispatched at a time T = To + (1/ACR) *f, where To is the dispatch time of a profile dispatched immediately prior to the particular profile. A profile queue coupled to the profile generator receives and sequentially stores the generated profiles. A virtual circuit processor sequentially receives the profiles from the profile queue and, for each one of the received profiles, dispatches to an output queue all virtual circuits which are characterized by the one received profile.

Méthode et dispositif d'ordonnancement du débit binaire admis pour la communication en mode de transfert asynchrone d'un certain nombre de cellules sur un réseau caractérisé par une fréquence d'horloge de système f et un débit cellulaire permis DCP. Chaque cellule appartient à une voie de communication assignée d'un circuit virtuel qui est définie par un ensemble de paramètres de trafic négociés. L'invention fragmente le DCP des circuits virtuels en sous-ensembles plus petits de profils/sous-profils et effectue une recherche déterministe permettant d'assurer le traitement. Le dispositif d'ordonnancement comprend un générateur de profils pour produire itérativement un certain nombre p des profils et, à cette fin, (i) produire en sortie un k*modulo-2iième profil pendant chaque kième itération du générateur de profils, où 1 ~ i ~ p et 1 ~ k ~ p-1; (ii) produire en sortie un profil nul pendant chaque 2pième itération; et (iii) acheminer les profils, du générateur de profils à la file d'attente de profils, de sorte qu'un profil particulier soit acheminé à un moment T = To + (1/DCP) *f, où To est le temps d'acheminement d'un profil acheminé immédiatement avant le profil particulier. Une file d'attente de profils associée au générateur de profils reçoit et mémorise séquentiellement les profils produits. Un processeur de circuit virtuel reçoit séquentiellement les profils provenant de la file d'attente et, pour chacun des profils reçus, établit une correspondance entre une file de sortie et tous les circuits virtuels qui sont caractérisés par le profil reçu.

Affiliated with

Also associated with

Rating

Available bit rate scheduler does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Available bit rate scheduler, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Available bit rate scheduler will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1431570