Blackout logic for dual execution unit processor

Details Blackout logic for dual execution unit processor Blackout logic for dual execution unit processor

G - Physics

06

F

G06F 15/16 (2006.01) G06F 9/38 (2006.01) G06F 9/46 (2006.01)

Patent

CA 2123448

An apparatus and method provides additional logic in both execution units of a dual execution unit processing in order to determine if the instruction is interruptible. Additionally, backout logic is provided for saving the contents of unique registers. The backout logic uses two decodes to determine if the instruction currently executing modifies the unique registers. It is possible for a single instruction to modify more than one unique register. The backout logic of the present invention resides in both of the execution units and particularly in the unit which contains the unique register being modified by the executing instruction. If an instruction is being executed which modifies one of the unique registers, then the contents of that register are saved in a backout latch. A cancel signal is then provided if the interruptible instruction executes without causing and interrupt. However, if the interruptible instruction does cause an interrupt, then the contents of the backout latch are reloaded into the execution units.

Dispositif et méthode fournissant une logique supplémentaire aux deux unités d'exécution d'un traitement à deux unités d'exécution afin de déterminer si l'instruction est interruptible. En outre, une logique de suppression permet de sauvegarder le contenu de registres uniques. Elle utilise deux décodeurs afin de déterminer si l'instruction en cours d'exécution modifie les registres uniques. Une seule instruction peut modifier plus d'un registre unique. La logique de suppression de la présente invention réside dans les deux unités d'exécution et, en particulier, dans l'unité contenant le registre unique qui est en train d'être modifié par l'instruction d'exécution. Si une instruction en cours d'exécution modifie un des registres uniques, alors le contenu de ce registre est sauvegardé dans un verrou de suppression. Un signal d'annulation est alors transmis si l'instruction interruptible s'exécute sans causer d'interruption. Toutefois, si l'instruction interruptible cause une interruption, alors le contenu du verrou de suppression produit une interruption et son contenu est rechargé dans les unités d'exécution.

Affiliated with

Also associated with

Rating

Blackout logic for dual execution unit processor does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Blackout logic for dual execution unit processor, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Blackout logic for dual execution unit processor will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1990927