Built-in test scheme for a jitter tolerance test of a clock...

Details Built-in test scheme for a jitter tolerance test of a clock... Built-in test scheme for a jitter tolerance test of a clock...

G - Physics

06

F

G06F 11/25 (2006.01) G01R 31/30 (2006.01) H04L 1/20 (2006.01) H04L 1/24 (2006.01)

Patent

CA 2179235

A jitter test system for a clock and data recovery unit (CRU) is comprised of a data generating apparatus, apparatus for clocking the data generating apparatus with a jittered clock, apparatus for applying a stream of data generated by the data generating apparatus that has been jittered by the jittered clock to an input of the CRU, and apparatus for detecting a bit error rate of a data signal output from the CRU.

Système d'essai d'instabilité pour unité de récupération d'horloge et de données (CRU). Comprend un dispositif de production de données, un dispositif pour cadencer le dispositif de production de données avec une horloge rendue instable, un dispositif pour appliquer à une entrée du CRU un flot de données produites par le dispositif de production de données qui a été rendu instable par ladite horloge, et un dispositif pour détecter un taux d'erreur binaire d'un signal de données de sortie provenant du CRU.

Affiliated with

Also associated with

Rating

Built-in test scheme for a jitter tolerance test of a clock... does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Built-in test scheme for a jitter tolerance test of a clock..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Built-in test scheme for a jitter tolerance test of a clock... will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1847007