G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 13/00 (2006.01) G06F 13/36 (2006.01) G06F 13/38 (2006.01) G06F 13/42 (2006.01)
Patent
CA 2291276
Bus arrangements for interconnecting a number of discrete and/or integrated modules in a digital system (10) are disclosed herein. Implementations of the bus arrangements are contemplated at chip level, forming part of an overall integrated circuit, and are also contemplated as interconnecting discrete modules within an overall processing system (10). These bus arrangements and associated method provide for high speed, efficient digital data transfer between the modules through optimizing bus utilization by eliminating the need for maintaining a fixed time relationship between the address and data portions of transactions which are executed by the system (10). In this manner, the bus arrangement is capable of supporting more active transactions than the number of individual buses (50, 52, 54) which make up the bus arrangement. Systems (10) disclosed may include any number of individual buses within their bus arrangements. In one implementation, a system includes a single address bus (50) and two or more data buses (52, 54) such that different data transfers may be executed simultaneously on each data bus.
La présente invention concerne des agencements de bus destinés à relier un nombre de modules intégrés et/ou discrets dans un système numérique (10). Les réalisations d'agencement de bus sont conçues au niveau de la puce, formant une partie d'un circuit intégré de niveau supérieur et sont également conçues comme des modules d'interconnexion discrets dans un système de traitement (10) de niveau supérieur. Les agencements de bus et le procédé associé permettent un transfert de données numériques satisfaisant à vitesse élevée entre les modules, en optimisant l'utilisation de bus sans avoir à maintenir une relation temporelle fixe entre l'adresse et les parties de données des transactions exécutées par le système (10). De cette façon, l'agencement de bus admet plus de transactions actives que le nombre de bus (50, 52, 54) constituant l'agencement du bus. Les systèmes (10) de l'invention comprennent un nombre quelconque de bus de l'agencement de bus. Selon une réalisation, un système comporte un seul bus d'adresse (50) au moins et deux bus de données (52, 54) de façon à exécuter plusieurs transferts de données simultanément sur chaque bus de données.
Sheafor Stephen James
Wei James Yuan
Marks & Clerk
Sitera Incorporated
LandOfFree
Bus arrangements for interconnection of discrete and/or... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Bus arrangements for interconnection of discrete and/or..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Bus arrangements for interconnection of discrete and/or... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-2071085