Byte write capability for memory array

Details Byte write capability for memory array Byte write capability for memory array

G - Physics

06

F

G06F 12/04 (2006.01) G06F 12/00 (2006.01) G11C 7/00 (2006.01) G11C 11/41 (2006.01)

Patent

CA 2229385

A method and device for selectively writing to portions of a memory word which is cleared during the write operation. Information from all of the bytes in a memory word are stored in a temporary space (a cache) prior to clearing the memory word, and thereafter, a portion of the stored information is written to at least one of the bytes in the memory word, and new information is written to at least one other byte in the memory word. The writing steps are accomplished using at least one multiplexer which selectively writes either stored information or new information in response to a control signal from the processor. The temporary space (cache) includes a latch for each memory cell, and the multiplexer includes an enable line having on and off states, such that the multiplexer writes information stored in a latch to the memory word if the enable line is in its off state, but writes new information to the memory word if the enable line is in its on state. The memory word can be one of a plurality of memory words in the memory device (RAM), and the memory word is accessed using an addressable word line.

L'invention est constituée par une méthode et un dispositif d'enregistrement de portions d'un mot mémoire effacé durant une opération d'enregistrement. Les informations contenues dans tous les octets de ce mot mémoire sont stockés dans un espace temporaire (une antémémoire) avant l'effacement de ce mot mémoire; une portion des informations stockées est ensuite enregistrée dans au moins un des octets du mot mémoire et de nouvelles informations sont enregistrées dans un autre octet au moins du mot mémoire. Ces opération d'enregistrement sont effectuées à l'aide d'au moins un multiplexeur qui enregistre sélectivement les informations stockées ou de nouvelles informations en réponse à un signal de commande transmis par le processeur. L'espace temporaire (l'antémémoire) comporte une bascule pour chaque cellule de mémoire et le multiplexeur comprend une ligne de validation à états d'activité et d'inactivité, de sorte que le multiplexeur enregistre dans le mot mémoire les informations stockées dans cette bascule quand cette ligne de validation est dans son état d'inactivité, mais enregistre de nouvelles informations dans le mot mémoire quand elle est dans son état d'activité. Le mot mémoire peut faire partie d'une pluralité de mots mémoire conservés dans la mémoire (RAM) et est accessible par l'intermédiaire d'un canal mot adressable.

Affiliated with

Also associated with

Rating

Byte write capability for memory array does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Byte write capability for memory array, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Byte write capability for memory array will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-2057567