G - Physics
06
F
G06F 15/16 (2006.01) G06F 9/38 (2006.01) G06F 12/08 (2006.01) G06F 13/20 (2006.01)
Patent
CA 2240634
A cache device of the present invention has a path through which the desired data contained in block load data transferred from a main memory are delivered to a processing unit which required the desired data, even when cache access by an instruction for accessing the main memory results in a cache miss. This path is different from a path through which the desired data is read from a data array of the cache device when a cache hit occures. Namely, the path in question neither contains a path from the main memory to the data array nor a path from the data array to a general purpose register which the processing unit can refer to, and allows the desired data delivered from the main memory to be directly transmitted to the processing unit. The cache device, as soon as it finds the desired data out of block load data delivered from the main memory, writes them into the general purpose register by way of the path in question. The block load data delivered from the main memory are stored in a data buffer, and then written sequentially into the data array.
Dispositif de cache, comportant un trajet par lequel sont transmises, à une unité de traitement qui en a besoin, certaines données désirées faisant partie d'un chargement global provenant d'une mémoire principale, même en cas d'erreur en mémoire cache d'une instruction d'accès à la mémoire principale. S'il n'y a pas d'erreur, le trajet en question diffère du trajet permettant de lire les données désirées dans une matrice de données du dispositif de cache : il ne permet alors pas d'aller de la mémoire principale à la matrice de données, ni de celle-ci à un registre d'usage général que l'unité de traitement peut consulter, et achemine directement à l'unité de traitement les données désirées provenant de la mémoire principale. Dès que le dispositif de cache trouve les données désirées parmi les données du chargement global provenant de la mémoire principale, il les copie dans le registre d'usage général en empruntant ledit trajet. Les données du chargement global provenant de la mémoire principale sont stockées dans une mémoire tampon puis écrites séquentiellement dans la matrice de données.
Corporation Nec
Smart & Biggar
LandOfFree
Cache device does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Cache device, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Cache device will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1779295