H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 27/00 (2006.01) H01L 21/77 (2006.01) H01L 29/92 (2006.01)
Patent
CA 2214123
A capacitor structure for an integrated circuit and a method of fabrication are described. The capacitor structure is defined by layers forming interconnect metallization and interlayer dielectrics. The latter are relatively thick, and provide high breakdown voltages. Multilevel metallization schemes allow for a stack of a plurality of electrodes to be provided. The electrodes may take the form of stacks of flat plates interconnected in parallel so that the capacitance is the sum of capacitances of alternate layers in the stack. Advantageously each electrode comprises a main portion (56, 60, 64, 68) and a surrounding portion (57, 61, 65, 69) having the form of a protecting ring (e.g. 57), coplanar with the main portion of the electrode. The ring prevents thinning of the dielectric near edges of electrode during fabrication, to improve control of breakdown voltages for high voltage applications. Alternative electrode structures employing a plurality of interconnected fingers, and particularly a configuration having interdigitated fingers, are provided to increase the capacitance per unit surface area. Parallel electrode fingers are stacked in vertical alignment, or offset, and interconnected to provide vertical, horizontal or inclined stacks having different patterns of polarities, thereby forming capacitors of various configurations. The capacitor structures have particular application for high voltage (>100V), low leakage and high frequency (MHz/GHz) applications.
Structure de condensateur pour circuit intégré, et son procédé de fabrication. Cette structure de condensateur est définie par des couches constituant des couches d'interconnexion métalliques et des diélectriques entre couches. Ces diélectriques sont relativement épais et présentent des tensions de claquage élevées. Des processus de métallisation sur plusieurs niveaux permettent de former une pile de plusieurs électrodes. Ces électrodes peuvent se présenter sous la forme de piles de plaques planes interconnectées en parallèle de sorte que la capacité soit la somme des capacités d'une couche sur deux dans la pile. Avantageusement, chaque électrode comprend une partie principale (56, 60, 64, 68) et une partie périphérique (57, 61, 65, 69) ayant la forme d'un anneau protecteur (p. ex. 57), se trouvant dans le même plan que la partie principale de l'électrode. Cet anneau empêche l'amincissement du diélectrique à proximité des bords de l'électrode au cours de la fabrication, ce qui améliore la régulation des tensions de claquage dans des applications à haute tension. Dans des variantes, les structures d'électrodes font appel à une pluralité de doigts interconnectés, et notamment à une configuration de doigts interdigités, ce qui permet d'augmenter la capacité par unité surfacique. Des doigts d'électrode parallèles sont empilés selon un alignement vertical, ou décalés, et sont interconnectés pour produire des piles verticales, horizontales ou obliques présentant différentes séquences de polarités, de sorte que l'on obtienne des condensateurs de diverses configurations. Ces structures de condensateur conviennent particulièrement à des applications à haute tension (>100V), à faibles niveaux de fuite et à haute fréquence (MHz/GHz).
Ng Anthony C.c.
Saran Mukul
Nortel Networks Limited
Northern Telecom Limited
Ridout & Maybee Llp
LandOfFree
Capacitor structure for an integrated circuit and method of... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Capacitor structure for an integrated circuit and method of..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Capacitor structure for an integrated circuit and method of... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1933432