H - Electricity – 03 – L
Patent
H - Electricity
03
L
H03L 7/085 (2006.01) H03D 3/24 (2006.01) H03D 13/00 (2006.01) H03L 7/087 (2006.01) H03L 7/089 (2006.01) H03L 7/091 (2006.01) H03L 7/10 (2006.01) H04L 7/033 (2006.01)
Patent
CA 2512241
A clock recovery circuit and a high speed phase detector circuit that operate at a clock speed equal to one-half the input data rate (i.e., a half-rate clock) are presented. The clock recovery circuit uses dual input latches to sample the incoming serial data an both the rising edge and falling edge of a half-rate clock signal to provide equivalent full data rate clock recovery. The clock recovery circuit functions to maintain the half-rate clock transitions in the center of the incoming serial data bits. The clock recovery circuit includes a phase detector, charge pump, controlled oscillation module and a feedback module. The phase detector produces information on the phase and data transitions in the incoming data signal to the charge pump. Generally, the circuit is delay insensitive and receives phase and transition information staggered relative to each other. The high speed phase detector circuit provides phase information and transition information from incoming serial data. The high speed phase detector circuit samples the incoming serial data on both the rising edge and falling edge of the half-rate clock to provide equivalent full high speed data rate sampling. The high speed phase detector circuit generates a delay between the phase information and the transition information. The phase information is produced in a first bit period and the transition information is produced in a second bit period relative to the first bit period.
La présente invention concerne un circuit de récupération d'horloge et un circuit de détection de phase à vitesse élevée qui fonctionnent à une vitesse d'horloge égale à la moitié du débit de données d'entrée (c'est-à-dire une horloge de demi-vitesse). Le circuit de récupération d'horloge emploie des verrous d'entrée doubles pour échantillonner les données série entrantes à la fois sur le front montant et sur le front descendant du signal d'horloge de demi-vitesse, pour permettre une récupération d'horloge à plein débit de données équivalente. Le circuit de récupération d'horloge fonctionne de façon à maintenir les transitions d'horloge de demi-vitesse au centre des bits de données séries entrantes. Le circuit de récupération d'horloge comprend un détecteur de phase, une pompe de charges, un module d'oscillation contrôlée et un module de rétroaction. Le détecteur de phase produit des informations relatives à la phase et aux transitions de données dans le signal de données entrantes qui alimente la pompe de charges. En général, le circuit est insensible au retard et reçoit les informations de phase et de transitions de façon alternées les une par rapport aux autres. Le circuit de détection de phase à vitesse élevée fournit des informations de phase et des informations de transitions à partir des données série entrantes. Le circuit de détection de phase à vitesse élevée échantillonne les données série entrantes à la fois sur le front montant et sur le front descendant de l'horloge de demi-vitesse pour réaliser un échantillonnage de débit de données à vitesse élevée complet équivalent. Le circuit de détection de phase à vitesse élevée produit un retard entre les informations de phase et les informations de transitions. Les informations de phase sont produites au cours d'une première période binaire et les informations de transitions sont produites au cours d'une seconde période binaire qui suit la première période binaire.
Brunn Brian T.
Rokhsaz Shahriar
Younis Ahmed
Smiths Ip
Xilinx Inc.
LandOfFree
Clock and data recovery phase-locked loop and high-speed... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Clock and data recovery phase-locked loop and high-speed..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Clock and data recovery phase-locked loop and high-speed... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1934949