G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 17/50 (2006.01) G06F 1/10 (2006.01)
Patent
CA 2494967
A clock signal distributor circuit (12) for maintaining a phase relationship between one or more remote operating nodes (15, 17) and a reference clock on a chip, wherein there is a clock signal drive path and a clock signal sense path in a distribution limb (14, 16) for each remote node (15, 17). The clock signal distributor circuit (12) comprises a variable signal delay circuit in the clock signal drive path, a variable signal delay circuit in the clock signal sense path, and a feedback circuit that causes at least one variable signal delay circuit to change its signal delay based on phase of signal on the clock signal sense path.
L'invention concerne un circuit distributeur de signal d'horloge permettant de maintenir un rapport de phases entre au moins un noeud de fonctionnement à distance et une horloge de référence sur une puce, une voie d'excitation du signal d'horloge et une voie de détection du signal d'horloge se trouvant dans un bras de distribution pour chaque noeud à distance. Ce circuit distributeur de signal d'horloge comprend un circuit de retard de signal variable dans la voie d'excitation de signal d'horloge, un circuit de retard de signal variable dans la voie de détection de signal d'horloge, et un circuit de rétroaction qui pousse au moins un circuit de retard de signal variable à modifier son retard de signal en fonction de la voie de détection.
Mbm & Co.
Timelab Corporation
LandOfFree
Clock distributor circuit for maintaining a phase... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Clock distributor circuit for maintaining a phase..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Clock distributor circuit for maintaining a phase... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-2082651