Clock extracting circuit in digital-line signal receiver

Details Clock extracting circuit in digital-line signal receiver Clock extracting circuit in digital-line signal receiver

H - Electricity

04

L

340/205

H04L 7/00 (2006.01) H04L 7/033 (2006.01)

Patent

CA 2013493

A clock extractor which generates a clock signal for sampling of a data signal received from a digital line on the basis of a separation clock having a period corresponding to a data communication rate of a data to be separated from the received data signal. The clock extractor always generates a plurality of clock signals which have respectively an identical period corresponding to a data communication rate of the received data signal and which phases are slightly shifted mutually, and each time selects one of the plurality of clock signals as a clock signal for sampling of the received data signal. In the selecting operation of the clock extractor, a change in the logical level of the separation clock to a specific level is detected with resolution power corresponding to the slightly mutually shifted phases of the plurality of clock signals, and any one of the plurality of clock signals is specified according to the detection timing. The clock signal thus specified can be used to most faithfully reproduce the phase of the separation clock and the continuity of the separation clock as a clock signal.

Extracteur d'horloge produisant un signal d'horloge pour l'échantillonnage d'un signal de données provenant d'une ligne numérique, en fonction d'une horloge de séparation dont la période correspond à la vitesse de transmission de données à séparer du signal de données reçu. L'extracteur d'horloge produit toujours un certain nombre de signaux d'horloge qui ont tous la même période, correspondant à la vitesse de transmission des données reçues, et dont les phases sont légèrement décalées entre elles. Chaque fois, il sélectionne un desdits signaux comme signal d'horloge pour l'échantillonnage du signal de données reçu. Au moment de la sélection par l'extracteur, le passage du niveau logique de l'horloge de séparation à un niveau particulier est détecté avec une précision correspondant aux phases légèrement décalées entre elles desdits signaux d'horloge, chacun d'entre eux étant déterminé selon la temporisation de détection. Le signal d'horloge ainsi déterminé peut être utilisé pour reproduire le plus fidèlement possible la phase de l'horloge de séparation et la continuité de cette horloge de séparation comme signal d'horloge

Affiliated with

Also associated with

Rating

Clock extracting circuit in digital-line signal receiver does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Clock extracting circuit in digital-line signal receiver, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Clock extracting circuit in digital-line signal receiver will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1847340