Clock generation using a fractional phase detector

Details Clock generation using a fractional phase detector Clock generation using a fractional phase detector

H - Electricity

03

L

H03L 7/085 (2006.01)

Patent

CA 2724373

Circuits are provided that generate from an input signal one or more output clock signals having reduced skew. The input signal has transitions derived from the transitions of an original clock signal having a frequency that differs from the frequency of the output clock signal. The frequency of the output clock signal is a product from multiplying the frequency for the input signal and an integer ratio. The circuit includes an accumulator, a fractional phase detector, and a loop filter. The accumulator periodically adds a numerical offset value to a numerical phase value. The output clock signal is generated from this numerical phase value. The fractional phase detector generates from the numerical phase value a respective numerical phase error for each of the transitions of the input signal. The loop filter generates the numerical offset value from a filtering of the respective numerical phase errors.

Linvention concerne des circuits qui génèrent à partir dun signal dentrée un ou plusieurs signaux dhorloge de sortie présentant des différences de temps réduites. Le signal dentrée a des transitions dérivées des transitions dun signal dhorloge original ayant une fréquence qui diffère de la fréquence du signal dhorloge de sortie. La fréquence du signal dhorloge de sortie est un produit obtenu en multipliant la fréquence du signal dentrée par un rapport entier. Le circuit comporte un accumulateur, un détecteur de phase fractionnelle et un filtre à boucle. Laccumulateur additionne périodiquement une valeur de décalage numérique à une valeur de phase numérique. Le signal dhorloge de sortie est généré à partir de cette valeur de phase numérique. Le détecteur de phase fractionnel génère à partir de la valeur de phase numérique une erreur de phase numérique respective pour chacune des transitions du signal dentrée. Le filtre à boucle génère la valeur de décalage numérique à partir dun filtrage des erreurs de phase numériques respectives.

Affiliated with

Also associated with

Rating

Clock generation using a fractional phase detector does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Clock generation using a fractional phase detector, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Clock generation using a fractional phase detector will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1512127