Clocking unit for digital data processing

Details Clocking unit for digital data processing Clocking unit for digital data processing

G - Physics

06

F

G06F 1/06 (2006.01) G06F 1/04 (2006.01)

Patent

CA 2116825

A technique for generating gated clock signals for use in enabling various operating gating units in a data processing system in which an internal reference clock signal is used to generate both processor clock signals and the gated clock signals such that the latter signals are substantially synchronous with the processor clock signals. D-flip-flop circuitry together with a delay unit having an adjustable time delay are used to generate a gated clock signal. The overall time delay, from the time of which the circuitry is enabled until the gated clock signal is produced, is appropriately set by selecting the required time delay so that the overall time delay is essentially the same as the time delay required to generate the processor clock signals. Accordingly, the edges of the gated clock signals can be made to coincide with the edges of the processor clock signals. The use of such gated clock signal generation circuitry can reduce the time needed to generate the gated clock signals from that required by previously used register PAL circuitry to improve performance of the processing system.

Technique de production de signaux d'horloge transmis par porte permettant de valider divers dispositifs à portes d'un système de traitement de données dans lequel un signal d'horloge de référence interne sert à produire à la fois les signaux d'horloge de processeur et les signaux d'horloge transmis par porte de sorte que ces derniers signaux sont essentiellement synchrones avec les signaux d'horloge de processeur. Une bascule D et une unité à retard réglable permettent conjointement de produire un signal d'horloge transmis par porte. Le retard global, compris entre le moment où est validé le circuit et le moment où est produit le signal d'horloge transmis par porte, est établi par sélection du retard voulu pour que ledit retard global soit essentiellement égal au retard nécessaire à la production des signaux d'horloge de processeur. Il est ainsi possible de faire coïncider les flancs des signaux d'horloge transmis par porte avec les flancs des signaux d'horloge de processeur. L'utilisation de ce circuit de production de signaux d'horloge transmis par porte peut réduire le temps nécessaire à la production des signaux d'horloge transmis par porte par rapport au temps exigé par les circuits PAL enregistreur afin d'améliorer la performance du système de traitement.

Affiliated with

Also associated with

Rating

Clocking unit for digital data processing does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Clocking unit for digital data processing, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Clocking unit for digital data processing will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1452766