Closed loop clock recovery for synchronous residual time stamp

Details Closed loop clock recovery for synchronous residual time stamp Closed loop clock recovery for synchronous residual time stamp

H - Electricity

04

L

H04L 7/08 (2006.01) H04J 3/06 (2006.01) H04L 12/56 (2006.01) H04Q 11/04 (2006.01)

Patent

CA 2219118

An SRTS clock recovery apparatus and method are provided. The apparatus broadly includes a controllable destination node clock generator (37) such as a digitally controllable oscillator, a block (36, 38, 40) for generating a local RTS-related value from the destination node clock (37) and the system reference clock (10), and a comparator (50) which compares the incoming RTS-related value to the local RTS-related value to provide a feedback error or control signal which is used to adjust the controllable clock generator (37). If desired, a filter (52) which filters the error signal can be provided in the loop. With the feedback loop as provided, when the destination node clock (37) is faster than the source clock, the error signal will cause the destination node clock (37) to slow, and vice versa.

La présente invention concerne un appareil et un procédé d'extraction du signal d'horloge pour horodateur synchrone à temps résiduel (SRTS). L'appareil comprend essentiellement un générateur pilotable de signaux d'horloge (37) au noeud de destination, tel qu'un oscillateur à commande numérique, un bloc (36, 38, 40) servant à produire une valeur locale relative à l'horodateur à temps résiduel (RTS) à partir de l'horloge (37) du noeud de destination et de l'horloge (10) de référence du système ainsi qu'un comparateur (50) qui compare la valeur d'entrée liée à l'horodateur à temps résiduel et la valeur locale liée à l'horodateur à temps résiduel afin de fournir un signal de rétroaction d'erreur ou de commande, qui est utilisé pour régler le générateur d'horloge pilotable (37). Si on le souhaite, il peut y avoir dans la boucle un filtre (52) qui filtre le signal d'erreur. Avec la boucle de réaction selon l'invention, quand l'horloge (37) du noeud de destination est plus rapide que l'horloge source, le signal d'erreur a pour effet de ralentir l'horloge (37) du noeud de destination, et vice-versa.

Affiliated with

Also associated with

Rating

Closed loop clock recovery for synchronous residual time stamp does not yet have a rating. At this time, there are no reviews or comments for this patent.

If you have personal experience with Closed loop clock recovery for synchronous residual time stamp, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Closed loop clock recovery for synchronous residual time stamp will most certainly appreciate the feedback.

Rate now

Comments { 0 }

Profile ID: LFCA-PAI-O-1787936