H - Electricity – 01 – L
Patent
H - Electricity
01
L
H01L 21/8258 (2006.01) H01L 21/20 (2006.01) H01L 23/522 (2006.01)
Patent
CA 2302758
A semiconductor structure including a silicon wafer having silicon regions, and at least one GexSi1-x region integrated within the silicon regions. The silicon and GexSi1-x regions can be substantially co-planar surfaces. The structure can include at least one electronic device configured in the silicon regions, and at least one electronic device of III-V materials configured in said at least one GexSi1-x region. The structure can be, for example, an integrated III-V/Si semiconductor microchip. In accordance with another embodiment of the invention there is provided a method of fabricating a semiconductor structure, including providing a silicon wafer with a surface; forming a pattern of vias within the surface of the wafer; and depositing regions of GexSi1-x within the vias. The method can include the step of processing the wafer so that the wafer and GexSi1-x regions have substantially co-planar surfaces. Another embodiment provides a method of fabricating a semiconductor structure, including providing a silicon wafer with a surface; depositing regions of GexSi1-x to the surface of the silicon wafer; and depositing silicon to the surface such that the deposited GexSi1-x regions are integrated within silicon.
L'invention concerne une structure de semiconducteur comprenant une tranche de silicium présentant des zones de silicium, et au moins une zone de Ge¿x?Si¿1-x? se trouvant parmi les zones de silicium. Les zones de silicium et de Ge¿x?Si¿1-x? peuvent être des surfaces sensiblement coplanaires. La structure de l'invention peut comporter au moins un dispositif électronique configuré dans les zones de silicium, et au moins un dispositif électronique en matériaux des groupes III à V configuré dans la zone de Ge¿x?Si¿1-x?. La structure peut être, par exemple, un microcircuit à semiconducteur de type III-V/Si. Un autre mode de réalisation de l'invention porte sur un procédé de fabrication d'une structure de semiconducteur, consistant à se doter d'une tranche de silicium présentant une surface; à disposer des traversées dans la surface de la tranche; et à déposer dans ces traversées des zones de Ge¿x?Si¿1-x?. Le procédé peut comprendre une étape de traitement de la tranche de manière que la tranche et les régions de Ge¿x?Si¿1-x? présentent des surfaces sensiblement coplanaires. Un autre mode de réalisation de l'invention concerne un procédé de fabrication d'une structure de semiconducteur, consistant à se doter d'une tranche de silicium présentant une surface; à déposer des zones de Ge¿x?Si¿1-x? sur la surface de la tranche de silicium; et à déposer du silicium sur la surface de manière que les zones dans lesquels on a déposé du Ge¿x?Si¿1-x? soient incorporées dans le silicium.
Fetherstonhaugh & Co.
Massachusetts Institute Of Technology
LandOfFree
Co-planar si and ge composite substrate and method of... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Co-planar si and ge composite substrate and method of..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Co-planar si and ge composite substrate and method of... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1709538