G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 12/02 (2006.01) G06F 12/08 (2006.01) G06F 12/10 (2006.01)
Patent
CA 2088779
A computer system using virtual memory addressing and having a direct-mapped cache is operated in a manner to simulate the effect of a set associative cache by detecting cache misses and remapping pages in the main memory so that memory references which would have caused thrashing can instead coexist in the cache. Two memory addresses which are in different pages but which map to the same location in the cache may not reside in the direct-mapped cache at the same time, so alternate reference to these addresses by a task executing on the CPU would cause thrashing. However, if the location of one of these addresses in main memory is changed, the data items having these addresses can coexist in the cache, and performance will be markedly improved because thrashing will no longer result. For a CPU executing a virtual memory operating system, a page of data or instructions can be moved to a different physical page frame but remain the same virtual address. This is accomplished by simply updating the page-mapping tables to reflect the new physical location of the page, and copying the data from the old page frame to the new one. The thrashing condition is detected and corrected dynamically by latching cache miss addresses and periodically sampling the latch, the remapping pages containing the addresses found upon sampling. The direct-mapped cache must be large enough to hold two or more pages.
L'invention est un système informatique utilisant l'adressage en mémoire virtuelle et comportant une antémémoire à correspondance directe qui est exploitée de façon à simuler l'effet d'une antémémoire associative en détectant les ratés et les pages de remise en correspondance dans la mémoire principale de façon que les références mémoire qui auraient causé un emballement puissent coexister dans l'antémémoire. Deux adresses mémoire se trouvant sur des pages différentes, mais en correspondance avec le même emplacement dans l'antémémoire ne peuvent résider simultanément dans l'antémémoire à correspondance directe, de sorte que des renvois à ces deux adresses par une tâche exécutée sur l'unité centrale causeraient un emballement. Toutefois, si l'emplacement de l'une de ces adresses dans la mémoire principale est modifié, les données qui ont ces adresses peuvent coexister dans l'antémémoire et la performance sera sensiblement améliorée parce qu'il n'y aura pas d'emballement. Dans une unité centrale à système d'exploitation à mémoire virtuelle, une page de données ou d'instructions peut être transportée sur un cadre de page physique différent, et conserver la même adresse virtuelle. Ceci se fait simplement en mettant à jour les tables de mise en correspondance des pages avec le nouvel emplacement physique de la page en cause et en copiant les données de l'ancien cadre de page dans le nouveau. La condition d'emballement est détectée et est corrigée dynamiquement en introduisant dans une bascule les adresses des ratés dans l'antémémoire et en échantillonnant périodiquement cette bascule, les pages de remise en correspondance contenant les adresses trouvées au moment de l'échantillonnage. L'antémémoire à correspondance directe doit avoir une capacité suffisante pour recevoir deux pages ou plus.
Digital Equipment Corporation
Smart & Biggar
LandOfFree
Computer performance by simulated cache associativity does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Computer performance by simulated cache associativity, we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Computer performance by simulated cache associativity will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1976683