G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 15/80 (2006.01) G06T 1/20 (2006.01) G11C 19/18 (2006.01) G11C 19/38 (2006.01) H01L 27/146 (2006.01)
Patent
CA 2731497
The invention relates to a data processing circuit that comprises, in combination: a data processing unit (UB) including two signal-conversion circuits (Inv1, Inv2) each having a signal input and a signal output, and a series of controlled switches (R1, W1, R2, W2) connected to the inputs and outputs of said conversion circuits, said data processing unit further including a binary signal inlet (H) and a binary signal outlet (F), a memory unit (dram) including a series of capacities (Ccell) connected to a memory bus arrangement (bus dRAM) via another series of switches and each capable of storing a binary piece of data, the bus being connected to the processing unit, a set of inputs for the control signals of the controlled switches, the data processing unit (UB) being capable of carrying out at least the following operations in response to data sequences of control signals: writing a binary datum in a capacitor, reading from a capacitor a binary datum stored therein and applying the datum to the output, and logically combining binary data stored in at least two capacitors.
Un circuit de traitement de données comprend en combinaison : une unité de traitement de données (UB) comprenant deux circuits (Inv1, Inv2) de transformation de signaux possédant chacun une entrée et une sortie de signal, et une série d'interrupteurs commandés (R1, W1, R2, W2) reliés aux entrées et aux sorties desdits circuits de transformation, ladite unité de traitement de données comprenant par ailleurs une entrée (H) de signal binaire et une sortie (F) de signal binaire, une unité de mémorisation (dRAM) comprenant une série de capacités (Ccell) reliées à un agencement de bus de mémoire (bus dRam) via une autre série d'interrupteurs (M1,... Mp) et aptes à mémoriser chacune une donnée binaire, le bus étant relié à l'unité de traitement, un ensemble d'entrées pour des signaux de commande des interrupteurs commandés, l'unité de traitement de données (UB) étant apte à effectuer au moins les opérations suivantes en réponse à des séquences données de signaux de commande : écrire dans une capacité une donnée binaire appliquée sur l'entrée, lire dans une capacité une donnée binaire qui y est mémorisée, et l'appliquer à la sortie, et combiner logiquement des données binaires mémorisées dans au moins deux capacités.
Bereskin & Parr Llp/s.e.n.c.r.l.,s.r.l.
Commissariat A. L'energie Atomique Et Aux Energies Alternatives
LandOfFree
Data processing circuit with an elementary processor, data... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Data processing circuit with an elementary processor, data..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Data processing circuit with an elementary processor, data... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1511997