G - Physics – 06 – F
Patent
G - Physics
06
F
G06F 15/00 (2006.01) G06F 11/30 (2006.01) G11C 29/20 (2006.01) G11C 29/56 (2006.01) H04J 3/14 (2006.01)
Patent
CA 2074990
In a data processing device for use in a carrier transmission system in processing a device input signal of a plurality of channels, a single data processing circuit (21) and a multiport RAM (33) are used together with a write and read clock counter (51(1)) in place of a great number of data processing circuits, equal in number to an integral multiple of the number of channels, and a likewise great number of sequential circuits, such as D-type flip-flops. Through a supply arrangement which is preferably a selector (41) for selectively supplying a test signal to the RAM, a processed output signal is supplied from the data processing circuit to the RAM as a processed input signal for storage as memorized signals according to the channels and for read out as a device output signal. If desired, additional clock counters (51(2)) to 51(N) are used for read out of the memorized signals as additional device output signals. The stored test signal may be read out as RAM test output signal, which can be processed by the data processing circuit, supplied through the selector, stored in the RAM, and read out as a processing circuit test output signal.
L'invention est un dispositif de traitement de données utilisé dans un système de transmission à porteuse pour traiter un signal provenant d'une pluralité de canaux, ce dispositif utilisant un circuit de traitement de données unique (21) et une RAM multiport (33) avec un compteur de lecture-écriture (51(1)) au lieu d'un grand nombre de circuits de traitement de données, ce nombre étant un multiple entier du nombre de canaux, et d'un aussi grand nombre de circuits séquentiels, tels que des bascules de type D. Par l'intermédiaire d'un dispositif d'alimentation qui, dans la concrétisation privilégiée de l'invention est un sélecteur (41) servant à fournir de façon sélective un signal de test à la RAM, un signal traité est transmis du circuit de traitement de données à la RAM pour y être mémorisé selon le canal en cause et pour en être extrait comme signal de sortie du dispositif. Au besoin, des compteurs additionnels (51(2) à 51(N)) sont utilisés pour extraire les signaux mémorisés comme signaux de sortie additionnels du dispositif. Le signal de test stocké peut être extrait comme signal de test de la RAM et peut être traité par le circuit de traitement de données associé au sélecteur, être stocké dans la RAM, et être extrait comme signal de test de circuit de traitement.
Corporation Nec
Smart & Biggar
LandOfFree
Data processing device comprising a multiport ram as a... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Data processing device comprising a multiport ram as a..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Data processing device comprising a multiport ram as a... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1673259