H - Electricity – 04 – L
Patent
H - Electricity
04
L
H04L 7/00 (2006.01) H03D 3/24 (2006.01) H04J 3/06 (2006.01) H04L 7/033 (2006.01) H04L 7/08 (2006.01) H04L 7/10 (2006.01)
Patent
CA 2099382
A data transmission system receiver is disclosed which receives a formatted data stream (302) and operates in one of at least a first bandwidth mode and a second bandwidth mode. The formatted data stream (302) comprises a plurality of data edges (108, 110) and is sampled by a first clock signal (320). A plurality of clock edges (102, 104) defining transitions from one logic state to another is used to define "early" and "late" data edge occurrences. These occurrences are accumulated in accumulators (310, 312) and used as inputs to a clock counter (318) which produces a phase-adjusted clock signal (320). Additionally, the data transmission receiver comprises a detector (330) for detecting when a limited data stream (306) is synchronized with the phase-adjusted clock signal (320) and, in accordance with a predetermined algorithm, is able to switch the phase-lock circuit from the first bandwidth mode to the second bandwidth mode.
L'invention est un récepteur de système de transmission de données qui est utilisé pour recevoir une chaîne de données formatée (302) et qui travaille dans l'une de deux largeurs de bande au moins. Cette chaîne de données formatée (302) comprend une pluralité de flancs de données (108, 110) et est échantillonnée par un premier signal d'horloge (320). Une pluralité de flancs de signal d'horloge (102, 104) définissant les transitions d'un état logique à un autre est utilisée pour définir les occurrences «avancées» et «retardées» des flancs de données. Ces occurrences sont cumulées dans des totalisateurs (310, 312) et sont utilisées comme signaux d'entrée qui sont transmis à un compteur de signaux d'horloge (318), lequel produit un signal d'horloge à phase ajustée (320). Le récepteur de l'invention comprend de plus un détecteur (330) qui sert à déterminer quand une chaîne de données limitée (306) est synchronisée avec le signal d'horloge à phase ajustée (320) et, à l'aide d'un algorithme prédéterminé, il peut commuter le circuit à asservissement de phase de la première largeur de bande à la seconde.
Beyer Donald R.
Martinovich Krsman
Miller Matthew R.
Gowling Lafleur Henderson Llp
Motorola Inc.
LandOfFree
Data transmission system receiver having phase-independent... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Data transmission system receiver having phase-independent..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Data transmission system receiver having phase-independent... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1477672