G - Physics – 11 – C
Patent
G - Physics
11
C
G11C 8/12 (2006.01) G11C 7/24 (2006.01) G11C 8/20 (2006.01) G11C 16/02 (2006.01)
Patent
CA 2676639
Circuits and methods are provided for controlling multi-page erase operations in flash memory. The page address of each address of a multi-page erase operation is latched in wordline decoders. A page select reset generator circuit processes the block addresses of each address of the multi-page erase operation. In the event the addresses relate to pages in different blocks, then previously latched page addresses are reset. This avoids the incorrect circuit operation that will result should a multi-page erase operation include multiple pages in different blocks.
L'invention concerne des circuits et des procédés pour commander les opérations de suppression multipage dans une mémoire Flash. L'adresse de la page de chaque adresse d'une opération de suppression multipage est verrouillée dans des décodeurs de lignes de mots. Un circuit du générateur de réinitialisation de la sélection de page traite les adresses de bloc de chaque adresse de l'opération de suppression multipage. Si les adresses se rapportent à des pages dans différents blocs, des adresses de pages verrouillées auparavant sont réinitialisées. Cela permet d'éviter un fonctionnement de circuit incorrect qui résulterait en des blocs différents si une opération de suppression multipage venait à comprendre des pages multiples.
Mosaid Technologies Incorporated
Sumi Shuji
LandOfFree
Decoding control with address transition detection in page... does not yet have a rating. At this time, there are no reviews or comments for this patent.
If you have personal experience with Decoding control with address transition detection in page..., we encourage you to share that experience with our LandOfFree.com community. Your opinion is very important and Decoding control with address transition detection in page... will most certainly appreciate the feedback.
Profile ID: LFCA-PAI-O-1767245